對(duì)基于FPGA的作戰(zhàn)系統(tǒng)時(shí)統(tǒng)的研究與設(shè)計(jì)
作者：
時(shí)間：2009-12-23
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
其中CLK(時(shí)鐘)、RST(復(fù)位)、A(外部授時(shí)信號(hào))、B(自產(chǎn)生信號(hào))為輸入信號(hào)。Y為輸出信號(hào)，即中斷信號(hào)。仿真結(jié)果如圖4所示。
4 時(shí)間精度
外部授時(shí)信號(hào)大多為1秒周期的秒脈沖信號(hào)，這時(shí)系統(tǒng)獲得的時(shí)間只能精確到秒。在需要獲得精確度更高的時(shí)間信息時(shí)，可利用FPGA中的計(jì)數(shù)器等來(lái)實(shí)現(xiàn)設(shè)計(jì)。見(jiàn)下面所示：
評(píng)論