一種基于FPGA的NoC驗(yàn)證平臺(tái)的構(gòu)建
作者：
時(shí)間：2010-05-10
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
圖4給出了在不同流量模型下，每包4個(gè)數(shù)據(jù)片時(shí)，所設(shè)計(jì)NoC的網(wǎng)絡(luò)平均吞吐量。
2)平均網(wǎng)絡(luò)延遲 對(duì)于TR收集到的最近80個(gè)數(shù)據(jù)包從發(fā)送端到接收端的延遲信息，以歸一化仿真時(shí)間為基準(zhǔn)，計(jì)算平均網(wǎng)絡(luò)延遲：
式中，P是發(fā)包總數(shù)，每個(gè)包的延遲為L(zhǎng)i，那么Latency就是一段時(shí)間內(nèi)的平均網(wǎng)絡(luò)延遲。
圖5給出了在不同流量模型下，在相同仿真時(shí)間段中接收到的數(shù)據(jù)包的平均網(wǎng)絡(luò)延遲。圖6給出了在相同的流量模型-均勻地址，自相似流量模型下，在相同仿真時(shí)間段中，對(duì)于每包分片不同時(shí)的平均網(wǎng)絡(luò)延遲。
評(píng)論