5．3．3 波形存儲控制模塊

　　該模塊為RAM模塊的寫地址累加器，可控制波形的存儲。H_sering為單次和多次觸發(fā)控制引腳，當為高電平時，單次觸發(fā)，停止向RAM寫入數(shù)據(jù)，所顯示波形為存儲波形；為低電平時，多次觸發(fā)，當檢測到一次觸發(fā)時，即向RAM寫一次數(shù)據(jù)，共l K個點，并在寫操作時屏蔽觸發(fā)。寫地址先寫奇地址，存入通道一采樣后的波形數(shù)據(jù)，后寫偶地址，存入通道二采樣后的波形數(shù)據(jù)。如果連續(xù)多次檢測不到觸發(fā)時，向RAM中寫入全0，顯示一條直線，即實現(xiàn)自動捕捉功能。波形存儲控制模塊如圖5所示。

5．3．4 波形顯示控制模塊

　　該模塊為讀地址累加器，從RAM中讀取數(shù)據(jù)，并產(chǎn)生行掃描和列掃描數(shù)據(jù)。通過單片機寫入累加器基地址，改變讀取數(shù)據(jù)的起始位，實現(xiàn)波形的平移。該模塊還可計算波形的峰峰值、平均值，單片機可直接讀回數(shù)值。波形顯示控制模塊如圖6所示。

6 系統(tǒng)軟件設(shè)計

　　系統(tǒng)軟件設(shè)計實現(xiàn)人機交互、信息提示、系統(tǒng)啟動與復(fù)位等功能。首先系統(tǒng)初始化，顯示默認通道波形，再等待按鍵按下。當按鍵按下后，完成相應(yīng)功能，顯示相應(yīng)波形，然后循環(huán)等待。系統(tǒng)軟件設(shè)計流程如圖7所示。


7 測試結(jié)果

　　使用自制的數(shù)字存儲示波器和tektronix TDSl002型數(shù)字示波器測量輸入信號，其中部分測量數(shù)據(jù)如表1所列。


　　通過對比測試和結(jié)果分析，各種輸入信號在自制數(shù)字存儲示波器上可精確顯示波形，并且實現(xiàn)波形的雙蹤顯示及波形水平、垂直平移，頻率、平均值、峰峰值的測量，誤差小，達到一定的精度要求。


8 結(jié)語

　　本系統(tǒng)設(shè)計采用單片機作為核心控制器，充分利用FPGA的可編程邏輯功能，完成相關(guān)電路設(shè)計。軟硬件有機結(jié)合實現(xiàn)簡易數(shù)字存儲示波器的設(shè)計，系統(tǒng)總體功能完善，穩(wěn)定性高，使用方便。