CAP——選擇捕獲模式還是比較模式。

0：比較模式

1：捕獲模式

OUTMODx: 選擇輸出模式

0 0 0————輸出

0 0 1————置位

0 1 0————PWM翻轉(zhuǎn)/復位

0 1 1————PWM置位/復位

1 0 0————翻轉(zhuǎn)

1 0 1————復位

1 1 0————PWM翻轉(zhuǎn)/置位

1 1 1————PWM復位/置位

CCIEx——捕獲/比較模塊中斷允許位

0：禁止中斷

1：允許中斷

CCIx——捕獲/比較模塊的輸入信號

捕獲模式：由CCIS0和CCIS1選擇的輸入信號可通過該位讀出

比較模式：CCIx復位

OUT——輸出信號(如果OUTMODx選擇輸出模式0，則該位對應(yīng)于輸入狀態(tài))

0：輸出低電平

1：輸出高電平

COV——捕獲溢出標志

0：沒有捕獲溢出

1：發(fā)生捕獲溢出

當CAP=0時，選擇比較模式。捕獲信號發(fā)生復位。沒有使COV置位的捕獲事件

當CAP=1時，選擇捕獲模式。如果捕獲寄存器的值被讀出前再次發(fā)生捕獲事件，則COV置位。程序檢測COV來判斷原值讀出前是否又發(fā)生捕獲事件。讀捕獲寄存器時不會使溢出標志復位，須用軟件復位。

CCIFGx——捕獲比較中斷標志

捕獲模式：寄存器CCRx捕獲了定時器TAR值時置位

比較模式：定時器TAR值等于寄存器CCRx值時置位

//***********************************************************

// Date: 2009.8.4

// Author: xurafreedom

// Email: freedomxura@gmail.com / mxh20999@163.com

// Blog: http://xurafreedom.cublog.cn

//

// Description: Toggle P3.4 using software and TA_0 ISR. Toggles every

// 50000 SMCLK cycles. SMCLK provides clock source for TACLK.

// During the TA_0 ISR, P3.4 is toggled and 50000 clock cycles are added to

// CCR0. TA_0 ISR is triggered every 50000 cycles. CPU is normally off and

// used only during TA_ISR.

// ACLK = n/a, MCLK = SMCLK = TACLK = default DCO ~800kHz

// Software release:IAR Assembler for MSP430 V4.09A/W32 (4.9.1.9)

//*******************************************************

#include

/********************函數(shù)聲明******************/

void InitClock();

/********************主函數(shù)********************/

void main(void)

{

WDTCTL = WDTPW + WDTHOLD; // Stop WDT

InitClock(); // Initialize the clock

P3DIR |= BIT4; // P3.4 output

CCTL0 = CCIE; // CCR0 interrupt enabled

CCR0 = 500;

TACTL = TASSEL_2 + MC_1; // SMCLK, Up to CCR0 mode

_BIS_SR(LPM0_bits + GIE); // Enter LPM0 w/ interrupt

}