式中：△L0是寬為W0的晶體管長(zhǎng)度變化的統(tǒng)計(jì)值。等式表明，對(duì)于給定的W0，隨著n的增加，Leq的變化減小，如圖4所示。

　　上述結(jié)論也可以擴(kuò)展到其他器件參數(shù)。例如，假定：器件面積增加，μCox與VTH有更小的失配。如圖5所示，理由是，大尺寸晶體管可以分解為寬長(zhǎng)分別為W0和L0小單元晶體管的串并聯(lián)。其中，每個(gè)單元都呈現(xiàn)出(μCox)j與VTHj。對(duì)于給定的W0與L0，μCox與VTH經(jīng)歷更大的平均過(guò)程，致使大尺寸晶體管之間的失配更小。

　　3 版圖方法減少失配

　　針對(duì)電路設(shè)計(jì)中，特別是全差動(dòng)電路中的不對(duì)稱(chēng)而產(chǎn)生的電路失調(diào)，盡管有些失配是不可避免的，但是在版圖設(shè)計(jì)中，可通過(guò)器件對(duì)稱(chēng)設(shè)計(jì)，使晶體管方面優(yōu)化，對(duì)所關(guān)心的器件及周?chē)h(huán)境進(jìn)行對(duì)稱(chēng)性設(shè)計(jì)，盡量減少因工藝制造原理而引起的失配。

　　如圖6(a)所示，如果兩個(gè)MOS管按圖6(b)那樣沿不同方法放置，由于在光刻及圓片加工的許多步驟中沿不同軸向的特性大不一樣，就會(huì)產(chǎn)生很大失配。因而圖6(c)和(d)的方案更合理一些。這兩者的選擇是由一種稱(chēng)作“柵陰影”的細(xì)微效應(yīng)決定的。