中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > FPGA硬件電路的調(diào)試必備原則和技巧

        FPGA硬件電路的調(diào)試必備原則和技巧

        作者: 時(shí)間:2013-04-26 來(lái)源:網(wǎng)絡(luò) 收藏
        在調(diào)試電路時(shí)要遵循必須的原則和技巧,才能降低調(diào)試時(shí)間,防止誤操作損壞電路。通常情況下,參考以下步驟執(zhí)行 硬件系統(tǒng)的調(diào)試。

          1、在焊接前,首先要測(cè)試電路板的各個(gè)電源之間,各電源與地是否短路;最好是每一塊板子都進(jìn)行測(cè)試,這樣板子焊好后如果出現(xiàn)電源和地短路的情況也可以首先排除是板子本身的問(wèn)題。

          2、在焊接硬件時(shí),首先先焊接電源部分,然后測(cè)試,排除電源短路等情況后,上電測(cè)量電壓是否正確;對(duì)于電源要求比較高的某些電路要測(cè)試電源芯片的輸出電壓是否處于正常工作要求的范圍之內(nèi)。

          3、然后焊接及相關(guān)的下載電路。再次測(cè)量電源地之間有沒(méi)有短路現(xiàn)象,上電測(cè)試各電壓是否正確;將手排除靜電后觸摸FPGA有無(wú)發(fā)燙的現(xiàn)象。

          a.如果出現(xiàn)短路,通常是去耦電容短路造成的,所以在焊接時(shí)通常先不焊去耦電容。FPGA的管腳粘連也可能造成短路,這時(shí)需要比較電路圖和焊接仔細(xì)查找有無(wú)管腳粘連。

          b.如果出現(xiàn)電壓值錯(cuò)誤,通常是電源芯片的外圍調(diào)壓電阻焊錯(cuò),或者電源的承載力不夠造成的。若是后者,則需要選用負(fù)載能力更強(qiáng)的電源模塊替換。假如FPGA的I/O管腳與電源管腳粘連,也可能出現(xiàn)電壓值錯(cuò)誤的現(xiàn)象。

          c.如果出現(xiàn)FPGA發(fā)燙,通常是出現(xiàn)總線沖突的現(xiàn)象。這種情況下需要自行檢驗(yàn)外圍總線是否可能出現(xiàn)競(jìng)爭(zhēng)疑問(wèn)。特別是多片存儲(chǔ)器共用總線時(shí)刻。比如SRAM和FLASH芯片復(fù)用一套總線,如果片選信號(hào)同時(shí)有效就出現(xiàn)總線沖突。

          4、以上完成后,將電路板上電運(yùn)行。將下載線接到JTAG口上,看是否能正確檢測(cè)到FPGA。

          5、分別將測(cè)試程序?qū)懭氲絊RAM和PROM,確定FPGA的配置電路是否正確。

        fpga相關(guān)文章:fpga是什么




        評(píng)論


        相關(guān)推薦

        技術(shù)專(zhuān)區(qū)

        關(guān)閉