中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于TLK10002的 SERDES FIFO 溢出解決方案

        基于TLK10002的 SERDES FIFO 溢出解決方案

        作者: 時(shí)間:2013-10-16 來源:網(wǎng)絡(luò) 收藏

        分布式基站系統(tǒng)中,RRU 通常會(huì)通過光纖拉遠(yuǎn)實(shí)現(xiàn)與 BBU 的遠(yuǎn)程互聯(lián)。由于光纖自身的特性,傳輸過程中必然會(huì)引入抖動(dòng)和漂移;尤其是漂移,因其低頻特性,并且難于濾除,在SERDES 的 深度不夠的情況下有可能會(huì)造成 。

          本文首先會(huì)對(duì)這個(gè)問題進(jìn)行一般性地分析,在此基礎(chǔ)上我們將以德州儀器公司 10G SERDES 器件 為例,提出一個(gè)新的解決方案,即采用雙時(shí)鐘模式提供 SERDES系統(tǒng)時(shí)鐘,并且探討了這種模式的具體實(shí)現(xiàn)方式。同時(shí),為了驗(yàn)證雙時(shí)鐘方案的可行性,我們搭建了相應(yīng)的測(cè)試平臺(tái),并給出了相應(yīng)的測(cè)試結(jié)果。

          1、光纖漂移引起的 SERDES 問題分析

          1.1 漂移及漂移形成的塬因

          漂移是一個(gè)數(shù)字信號(hào)的有效瞬時(shí)在時(shí)間上偏離其理想位置的,非累計(jì)性的偏離。所謂的“長(zhǎng)期的偏離”是指偏離隨時(shí)間較慢的變化,通常認(rèn)為變化頻率低于 10Hz 就屬于較慢的變化。

          實(shí)際數(shù)字信號(hào)存在的相位噪聲,抖動(dòng)時(shí)相位噪聲的高頻成分,漂移是相位噪聲的低頻成分,工程中以10Hz 來劃分高、低頻。產(chǎn)生這兩種頻率成分的機(jī)理有所不同。產(chǎn)生低頻成分,也就是產(chǎn)生漂移的主要塬因是傳輸媒質(zhì)和設(shè)備中傳輸時(shí)延的變化,例如光纖白天受熱變長(zhǎng),時(shí)延增加,信號(hào)遲到,相位滯后;光纖夜間受冷變短,時(shí)延減少,信號(hào)早到、相位超前。產(chǎn)生高頻成分,也就是產(chǎn)生抖動(dòng)的主要塬因是內(nèi)部噪聲引起的信號(hào)過零點(diǎn)隨機(jī)變化,例如振蕩器輸出信號(hào)的相位噪聲,數(shù)字邏輯開關(guān)時(shí)刻的不確定性等。

          漂移不會(huì)直接導(dǎo)致傳輸產(chǎn)生誤碼,因?yàn)閭鬏斣O(shè)備的恢復(fù)時(shí)鐘電路能跟蹤相位的慢變化。漂移幅度變化雖慢,但長(zhǎng)期累積幅度可能高達(dá) 1000UI[3]。

        BBU/RRU系統(tǒng)級(jí)聯(lián)方案

          1.2 漂移引起的 SERDES FIFO 問題分析

          一個(gè)典型的 BBU 和 RRU 系統(tǒng)級(jí)聯(lián)方案如圖 1 所示,在 RRU 一側(cè),由于 JC PLL(主時(shí)鐘芯片)會(huì)自動(dòng)跟蹤輸入的串行數(shù)據(jù)流,當(dāng)輸入頻率發(fā)生變化時(shí),JC PLL 會(huì)調(diào)整輸出頻率以匹配輸入頻率的變化。在這個(gè)跳變瞬間,如果 SERDES 的 FIFO 的讀寫速率可能不一致,導(dǎo)致 FIFO 的沖突,從而造成溢出。但是,通過選擇跳變速度足夠快的 JC PLL,這種溢出是完全可以避免的,而一旦JC PLL 鎖定到輸入數(shù)據(jù)流,F(xiàn)IFO 讀寫工作在同一速率,就不會(huì)存在溢出問題。

          在 BBU 一側(cè),值得注意的是時(shí)鐘信號(hào)的抖動(dòng),尤其是漂移引起的 FIFO 溢出。如果這種漂移來自于 BBU 自身的參考時(shí)鐘,由于輸入數(shù)據(jù)數(shù)率是與 BBU 速率匹配的,不會(huì)造成任何問題; 但是,如上節(jié)所闡述的,光纖的溫漂等特性有可能引入新的漂移,如果 RX FIFO 兩側(cè)工作在不同的時(shí)鐘域, 這種光纖引入漂移會(huì)造成 SERDES 內(nèi)部 FIFO 的碰撞,F(xiàn)IFO 自身的深度如果不足以吸收這種碰撞,就會(huì)引起 FIFO 溢出。

          2、BBU SERDES 雙系統(tǒng)時(shí)鐘方案及具體實(shí)現(xiàn)

          2.1 內(nèi)部時(shí)鐘架構(gòu)

           是德州儀器公司推出的雙通道 10G SERDES 芯片,它可以支持目前所有的 CPRI 和OBSAI 速率,從 1.2288Gbps 到 9.8304Gbps,因而特別適合無線基站的應(yīng)用。

          TLK10002 內(nèi)部的時(shí)鐘架構(gòu)如圖 2 所示,它的 A/B 通道可以通過 REFCLK0P/N 或者REFCLK1P/N 管腳來提供參考時(shí)鐘,這兩個(gè)參考時(shí)鐘的選擇可以通過 MDIO 或者REFCLKA_SEL 和 REFCLKB_SEL 管腳來實(shí)現(xiàn)。

         


        上一頁 1 2 3 4 下一頁

        關(guān)鍵詞: TLK10002 FIFO 溢出

        評(píng)論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉