圖2中顯示的是測量節(jié)點和基礎接收節(jié)點主環(huán)路的流程圖。

圖2. 測量和接收節(jié)點主環(huán)路流程圖

代碼說明－ADF7020驅(qū)動器

ADF7020支持多種調(diào)制方案。本例中使用GFSK（高斯頻移鍵控），該方案的優(yōu)點是頻譜效率極佳。在此模式中，ADF7020在發(fā)送和接收時均產(chǎn)生數(shù)據(jù)時鐘。時鐘上升沿（DATA CLK）產(chǎn)生一個中斷，使ADuC7060按圖3所示將數(shù)據(jù)逐位地放置在輸出端口上。輸出所有數(shù)據(jù)后，芯片選擇解除，ADuC7060重新進入深度睡眠模式。

在接收端上，ADF7020在接收到匹配的同步字后產(chǎn)生一個中斷（INT/LOCK端口在九個時鐘周期內(nèi)保持高電平）。

該信號通知ADuC7060處理器準備接收數(shù)據(jù)包。從數(shù)據(jù)包接收的每一位均在ADuC7060內(nèi)產(chǎn)生一個中斷。在中斷服務程序（ISR）中，讀取位流并存儲在緩沖器內(nèi)。接收到數(shù)據(jù)包內(nèi)的所有字節(jié)后，設置一個標志，指示新數(shù)據(jù)包已經(jīng)收到。主環(huán)路現(xiàn)在可通過校驗和確認數(shù)據(jù)包的有效性。然后處理正確和完整的數(shù)據(jù)包。本例中通過UART將以上信息發(fā)送至PC進行顯示。如圖4所示，同一ISR既可接收來自ADF7020收發(fā)器的數(shù)據(jù)，也可向其發(fā)送數(shù)據(jù)。

圖3. 數(shù)據(jù)I/O時序

圖4. 處理接收和發(fā)送數(shù)據(jù)的中斷服務程序

常見變化

根據(jù)所需頻率，可使用許多其他產(chǎn)品來代替ADF7020。例如，對于2.4 GHz頻段， ADF7242 是很好的選擇。