中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 適合寬動(dòng)態(tài)范圍信號調(diào)理的靈活4通道模擬前端

        適合寬動(dòng)態(tài)范圍信號調(diào)理的靈活4通道模擬前端

        作者: 時(shí)間:2013-10-16 來源:網(wǎng)絡(luò) 收藏
        ACING: 0px; FONT: 14px/25px 宋體, arial; TEXT-TRANSFORM: none; COLOR: rgb(0,0,0); TEXT-INDENT: 0px; PADDING-TOP: 0px; WHITE-SPACE: normal; LETTER-SPACING: normal; webkit-text-size-adjust: auto; orphans: 2; widows: 2; webkit-text-stroke-width: 0px">ADG1409多路復(fù)用器配置為接收四路差分輸入信號:(VS1A?VS1B)、(VS2A?VS2B)、(VS3A?VS3B)和(VS4A?VS4B)。多路復(fù)用器的輸出(DA和DB)施加于 AD8226儀表放大器的輸入端。

        AD8226輸入儀表放大器

        外部RG電阻設(shè)置AD8226的增益。對于該電路,省略了RG,且儀表放大器級的增益為1。因此,AD8226的輸出為VSxA–VSxB,其中x為輸入通道編號。

        AD8226的差分輸入由兩個(gè)4.02k電阻和一個(gè)10nF電容進(jìn)行濾波,這些電阻和電容構(gòu)成一個(gè)截止頻率為2.0kHz的單極點(diǎn)RC濾波器。兩個(gè)1nF電容增加了截止頻率為40kHz的共模濾波。

        AD7192ADC PGA增益配置

        AD7192配置為接收差分模擬輸入,以匹配來自AD8475的差分輸出信號。 AD7192的滿量程輸入范圍為±VREF/增益,其中±VREF=REFINx(+)-REFINx(-)。

        AD7192中的緩沖器使能時(shí),輸入通道會驅(qū)動(dòng)緩沖放大器的高阻抗輸入級,此模式下的絕對輸入電壓范圍將限制在AGND+250mV至AVDD-250mV。增益級使能后,緩沖器輸出將施加于PGA的輸入端,模擬輸入范圍必須限制在±(AVDD-1.25V)/增益以內(nèi),因?yàn)镻GA需要額外的裕量。因此,采用4.096V基準(zhǔn)電壓源和5V電源時(shí),為了最充分地利用ADC的動(dòng)態(tài)范圍,可按表1所示對信號進(jìn)行衰減或放大。

        表1. AD8475和 AD7192內(nèi)置PGA的各種輸入范圍增益配置

        適合寬動(dòng)態(tài)范圍信號調(diào)理的靈活4通道模擬前端

        差分衰減放大器

        為了驅(qū)動(dòng)低壓ADC,±0V或±5V信號需要進(jìn)行衰減和電平轉(zhuǎn)換。若將差動(dòng)放大器配置與精密電阻配合使用,勢必會因電阻之間出現(xiàn)失配而導(dǎo)致CMR性能下降。AD8475電平轉(zhuǎn)換器/衰減器集成精密激光調(diào)整匹配電阻,可確保低增益誤差、低增益漂移(最大33ppm/°C)和高CMR特性。

        AD8475提供兩個(gè)引腳可選的增益選項(xiàng),即0.4和0.8。VOCM引腳用于調(diào)整精密電平轉(zhuǎn)換的輸出共模電壓,以便匹配ADC的輸入范圍,并使動(dòng)態(tài)范圍最大化。此引腳可保持懸空,并利用一個(gè)精密分壓器進(jìn)行內(nèi)部偏置,該分壓器由電源與地之間的兩個(gè)200M電阻組成,從而在該引腳上提供中間電源電壓。

        由兩個(gè)100電阻和一個(gè)1F電容組成的一個(gè)單極點(diǎn)差分RC濾波器充當(dāng)AD7192的抗混疊和降噪濾波器,其截止頻率為800Hz。兩個(gè)10nF電容提供截止頻率為160kHz的共模濾波。

        濾波器、輸出數(shù)據(jù)速率和建立時(shí)間

        AD7192Σ-Δ型ADC由調(diào)制器和數(shù)字濾波器組成。輸出數(shù)據(jù)速率(fADC)和建立時(shí)間(tSETTLE)與濾波器配置及斬波配置有關(guān)。表2顯示了不同配置情況下的輸出數(shù)據(jù)速率和建立時(shí)間計(jì)算情況。

        表2. 不同配置的輸出數(shù)據(jù)速率和建立時(shí)間

        適合寬動(dòng)態(tài)范圍信號調(diào)理的靈活4通道模擬前端

        布局考慮

        模數(shù)轉(zhuǎn)換器相關(guān)文章:模數(shù)轉(zhuǎn)換器工作原理




        關(guān)鍵詞: 寬動(dòng)態(tài)范圍 信號調(diào)理 4通道 模擬前端

        評論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉