?。顚哟龣C模式

　　CPU內核及所有時脈源關閉，關閉RAM及LDO、BOD等所有周邊電路的電源，僅I/O接腳（或部分I/O接腳）持續(xù)供電，由I/O接腳或重置（Reset）接腳喚醒CPU。因為此模式下，RAM的資料已丟失，通常會進行內部電源切割，提供數(shù)十個狀態(tài)記錄暫存器，做為系統(tǒng)重啟時的初始狀態(tài)參考源。此模式的優(yōu)點是更低的靜態(tài)電流，通常僅需100？500奈安培，其缺點是并非所有的應用都可以忍受RAM資料丟失及系統(tǒng)重啟。

　　電源系統(tǒng)的考量

　　在多電源系統(tǒng)的應用上，必須考慮低功耗MCU的內部電源規(guī)畫或自動切換，以下以市電/備用電池雙電源系統(tǒng)及內建通用序列匯流排（USB）介面，但平常由電池供電的行動裝置來舉例說明。

　?。须?備用電池雙電源系統(tǒng)

　　MCU平常由市電經(jīng)由交直流轉換電路供電，當市電斷電時，經(jīng)由連接在備用電源的獨立供電接腳進行供電，同時在MCU內部進行電源切割，并提供一個可靠的備用電源自動切換開關，確保市電正常供電時備用電池不會持續(xù)被消耗。

　　但仔細考慮，其實有兩種狀況可能發(fā)生，一種是備用電池僅供電給部分低耗電的周邊電路，如32.768kHz晶振、RTC時脈電路、資料備份暫存器等。當市電來時，MCU將重新啟動；另外一種狀況是當市電斷電時，有可能MCU及部分周邊電路會被喚醒工作，然后再次進入待機模式。智慧型電表就是此類應用的典型代表。在此種應用中，備用電池須要供電給整顆MCU，所以電源自動切換開關必須能承受更高的電流，相對成本也較高。

　?。畠冉║SB介面行動裝置

　　此類裝置平時由兩節(jié)電池供電或鋰電池供電，工作電壓可能為2.2？3伏特，當連接到USB時，USB介面轉由VBUS供電。此類低功耗MCU如果沒有內建5伏特轉3伏特的USB介面，LDO將會產生下列問題，當連接USB時，必須由外掛的LDO將USB VBUS的5伏特電源轉換為3伏特電源，同時提供給MCU VDD及USB介面電路，但又必須避免LDO輸出的3伏特電源，與離線操作時的電池電源發(fā)生沖突，將會須要外加電源管理電路，增加系統(tǒng)成本及復雜度。

　　豐富的喚醒機制及快速喚醒時間

　　有許多的系統(tǒng)應用場合，須由外部的單一訊號、鍵盤或甚至串列通訊訊號，激發(fā)MCU啟動整體系統(tǒng)的運作。在未被激發(fā)的時候，MCU或甚至大部分的整機須處于最低耗電的待機狀態(tài)，以延長電池的壽命。

　　能夠在各式需求下被喚醒，也成為MCU的重要特征。MCU能擁有各式不同的喚醒方式，包括各I/O可做為激發(fā)喚醒的通道，或是由內部整合電路（I2C）、通用異步收發(fā)器（UART）、串列周邊介面（SPI）的通道做為被外界元件觸發(fā)喚醒，或使用內、外部的超低耗電時脈源，透過計時器來計時喚醒。諸多的喚醒機制，只要運用得當，并配合MCU的低耗電操作切換模式，可使MCU幾乎時時處于極低功耗的狀況。

　　配有快速、高效率內核的MCU，可以在每次喚醒的當下短暫時間里，完成應有的運作與反應，并再次進入深層的低待機模式，以此達到平均耗能下降的目的。但是，若喚醒后開始執(zhí)行微指令的時間因為某些因素而拖延得很長，將會使降低總體耗電的目標大打折扣，甚至達不到系統(tǒng)反應的要求。因此，有些MCU配合起振時間的改進，及邏輯設計的配合，使得喚醒后執(zhí)行指令的時間至少降到數(shù)個微秒之內。
低功耗類比周邊及記憶體e#

　　低功耗類比周邊及記憶體

　　低功耗MCU在運行時，除了CPU內核及被啟動的數(shù)位周邊電路在工作外，愈來愈多被整合到內部的類比周邊電路亦是耗電的主要來源。以最簡單的執(zhí)行序來分析運行功耗，共包含下列耗電來源：CPU內核、時脈振蕩器、嵌入式閃存記憶體及LDO本身的消耗電流。代入以下典型值數(shù)據(jù)將會更清楚顯示各個部分對耗電的影響：