PSSI2021SAY的缺點是消耗的電源電流相當(dāng)高。12V時，包括IOUT的15μA，電流高達(dá)370μA。除了可調(diào)節(jié)功能，采用PSSI2021SAY電路并不比圖2方案更好。

基于帶隙基準(zhǔn)和分立電流源實現(xiàn)可調(diào)門限

PSSI2021SAY數(shù)據(jù)資料介紹了電路的基本原理，主要缺點是其內(nèi)部基準(zhǔn)電壓，該基準(zhǔn)由兩個串聯(lián)二極管的正向?qū)妷禾峁?。如果使用帶隙基?zhǔn)代替正偏二極管，可以獲得更好的性能。圖7所示電路等效于PSSI2021SAY，耗流更小，一旦帶隙基準(zhǔn)達(dá)到其正常工作電流，電流幾乎與電壓無關(guān)。

圖7. 帶有帶隙基準(zhǔn)的保護(hù)電路。

晶體管Q2、帶隙基準(zhǔn)U1及電阻R2、R3代替PSSI2021SAY。R3選擇100kΩ，帶隙基準(zhǔn)在IO為2.2V時達(dá)到其最小工作電流。IO為5V時，流過U1的電流為38μA；IO電壓為12V時，電流為108μA。

根據(jù)基爾霍夫定律，可以得到以下關(guān)系式：(式3)

VBG = IE × R2 + VEB (式3)

對于通用pnp晶體管，例如2N3906，VBE在室溫及低集電極電流下的典型值為0.6V。已知VBG為1.235V，所以該式可分解為：

R2 = (VBG - VEB)/IE = (1.235V - 0.6V)/IE = 0.635V/IE (式4)

為了達(dá)到與PSSI2021SAY電路相同的標(biāo)稱電流(76.7μA)，計算得到R2為8.2kΩ。Q1與圖2相同時，VG必須為3.2V。忽略Q2的基極電流，IC等于IE?？捎嬎鉘1：

R1 = VG/IC = 3.2V/76.7µA = 41.7kΩ (式5)

為降低1-Wire主控的總體負(fù)載，需降低電流源的輸出電流，將R1和R2增大4倍(R2 = 33kΩ，R1 = 160kΩ)，使電流降至19μA，形成的最大柵極電壓為3.08V。實際應(yīng)用中，需要調(diào)節(jié)R1，以補償MOSFET的VGS(OFF)容差。如果1- Wire從器件的電壓嚴(yán)格匹配V(IO)，則認(rèn)為找到了合適的數(shù)值。

用National Semiconductor®的LM385代替Linear Technology®的LT1004 (市場上不常見)，對圖7電路進(jìn)行測試。1-Wire適配器為Maxim DS9097U-E25。圖8和圖9所示為1-Wire適配器信號(上部曲線)和受保護(hù)從器件的信號(下部曲線)。編程脈沖(圖9)在從器件上產(chǎn)生約10μs的尖峰(2V上升，1.5V下降)。該電路與圖4相比，能夠獲得更好的性能。編程脈沖期間，受保護(hù)從器件的電壓僅上升至5V電平。

圖8. 沒有C1時的通信波形：適配器信號(上部)、受保護(hù)從器件(下部)。

圖9. 沒有C1時的編程脈沖：適配器信號(上部)、受保護(hù)從器件(下部)。