寬帶數(shù)字接收機(jī)的研究及實(shí)現(xiàn)
加入技術(shù)交流群
該信道化設(shè)計(jì)采用多相濾波器算法，該算法比低通濾波器組的算法更高效，且硬件實(shí)現(xiàn)簡單。其主要的運(yùn)算是復(fù)濾波、復(fù)乘法和復(fù)IDFT運(yùn)算。設(shè)接收機(jī)的信道數(shù) N=32，低通原型濾波器階數(shù)M=256(考慮到正交下變頻單元已濾波，等價(jià)于多相濾波器為8階)，則所需乘法數(shù)：P=N+2M+Mlog2(M)=2 592。如果采用普通的低通濾波器組方式，則所需乘法次數(shù)：P=N(M+1)=8 224。可見，多相濾波器算法比低通濾波器組的算法更高效。其次，DFT采用FFT實(shí)現(xiàn)，F(xiàn)FT運(yùn)算的核心是蝶形運(yùn)算，由復(fù)數(shù)乘法和加法組成，可以利用 Quartus提供的IP核很方便實(shí)現(xiàn)。多相濾波模塊的FPGA實(shí)現(xiàn)如圖5所示。由于累乘累加后數(shù)據(jù)產(chǎn)生冗余位，可能導(dǎo)致后級運(yùn)算溢出，因此需在中間過程數(shù)據(jù)截位，保證適當(dāng)有效數(shù)據(jù)位。本文引用地址：http://www.antipu.com.cn/article/201809/388980.htm
3 模塊測試
當(dāng)輸入為線性調(diào)頻信號，f0=950 MHz，帶寬B=30MHz，輸入信號及頻譜特征如圖6所示。通過Matlab產(chǎn)生測試所需的線性調(diào)頻信號，并保存為．dat文件，通過 testbench編寫、讀出．dat文件的數(shù)據(jù)作為模塊的仿真激勵(lì)。模塊輸出通過testbench寫文件的方式輸出，再通過Matlab繪圖。信道輸出如圖7，輸出信號的能量主要集中在11～13信道，頻域輸出幅值約為-3 dB，而其他通道輸出都在-40 dB以下。因此，確定門限后，可輸出這些通道的信號。
|
|
圖7左列橫坐標(biāo)為時(shí)域采樣點(diǎn)數(shù)，右列為頻域歸一化頻率，頻譜范圍為-150～150 MHz?？梢钥闯觯€性調(diào)頻信號經(jīng)接收機(jī)后，從各通道的輸出在時(shí)域上是順序的。依據(jù)此特征．在后續(xù)模塊中可判斷出輸入信號是線性調(diào)頻信號。可見，這種基于多相濾波器組的數(shù)字信道化算法，對于高速采樣的信號具有降速和下變頻的作用，輸入信號落在覆蓋頻帶內(nèi)，只輸出有效信號通道并進(jìn)一步處理，處理帶寬大大減小，因此后續(xù)處理速度降低。
4 結(jié)束語
提出基于FPGA的一種寬帶數(shù)字接收機(jī)的設(shè)計(jì)及實(shí)現(xiàn)方法，通過信道化的方法提出有用信號通道，輸出的有效帶寬大大減小，降低了后續(xù)信號處理的速度，因此節(jié)省了硬件資源并可獲得更好的頻域分辨率。模塊仿真測試結(jié)果表明寬帶數(shù)字接收機(jī)在FPGA上實(shí)現(xiàn)的可行性以及實(shí)用性。
評論