2 仿真實(shí)驗(yàn)及實(shí)物驗(yàn)證

　　根據(jù)系統(tǒng)各部分電路的功能要求,該文采用Verilog HDL語言和自頂向下的系統(tǒng)設(shè)計方法,對ADPLL電路進(jìn)行綜合設(shè)計。并分別利用QuartusⅡ 15.1和ModelSim-Altera 10.4b軟件對源程序進(jìn)行了功能和時序仿真，利用Signal Tap Ⅱ觀察設(shè)計的內(nèi)部信號波形。

　　例如，根據(jù)滯后環(huán)節(jié)的功能要求，我們用Verilog設(shè)計了滯后環(huán)節(jié)的硬件電路，其部分Verilog設(shè)計程序如下：

　　module chaoqianzhihou_1(clk_1,rst_n,fout,fout_1);

　　input clk_1,rst_n,fout;

　　output fout_1;

　　wire fout,fout_pos,fout_neg,count_onetozero;

　　reg fout_1;

　　reg fout_this,fout_last;

　　reg [15:0] count_last,count_this;

　　reg [15:0] count;

　　assign fout_pos=(fout_last==0 && fout_this==1) ? 1:0;

　　assign fout_neg=(fout_last==1 && fout_this==0) ? 1:0;

　　assign count_onetozero=(count_last==1 && count_this==0) ? 1:0;

　　在仿真圖中，clk為50MHz的系統(tǒng)時鐘，rst_n為復(fù)位信號，U0為鎖相環(huán)輸入信號，fout為鎖相環(huán)輸出信號，A的值決定鎖相環(huán)處在不同捕捉區(qū)域,及對應(yīng)的比例積分系數(shù)K1、K2的大小，因?yàn)榉e分系數(shù)一定時，比例系數(shù)越小，則系統(tǒng)穩(wěn)定性越好，鎖相速度越快，但太小會導(dǎo)致系統(tǒng)對輸入噪聲過于敏感;比例系數(shù)一定時，積分系數(shù)越小，則系統(tǒng)響應(yīng)速度越快，但穩(wěn)定裕度越小，且輸出相位出現(xiàn)震蕩^[3]。圖4比較了不同環(huán)路濾波器參數(shù)對該文提出的ADPLL動態(tài)性能的影響。所以當(dāng)相位誤差大于輸入信號周期的1/8時為快捕區(qū)，在輸入信號周期的1/8到1/16之間為慢捕區(qū)，小于輸入信號周期的1/16為鎖定區(qū)，比例系數(shù)依次為1/2、1/4、1/8，積分系數(shù)依次為1/256、1/512、1/1024。通過上述設(shè)置可實(shí)現(xiàn)自動變?？刂啤?/p>

　　圖5為鎖相過程中，濾波器自動變模模塊的仿真波形圖。在輸入信號突然發(fā)生變化時，前4個輸入周期A為10屬于快捕區(qū)，第5個周期A為01屬于慢捕區(qū)，第6個周期A為00屬于鎖定區(qū)。

　　圖6為加入超前、滯后模塊后輸出信號超前輸入信號15個機(jī)器周期的仿真波形圖。

　　圖7、圖8為EP4CE6E22C8型器件基于Signal Tap Ⅱ?qū)崿F(xiàn)的全數(shù)字鎖相環(huán)實(shí)測波形圖。

3 結(jié)論

　　該文提出基于FPGA的自適應(yīng)變模控制無線電能傳輸全數(shù)字鎖相環(huán)，該ADPLL采用比例、積分結(jié)構(gòu)且比例、積分系數(shù)可調(diào)，使該ADPLL鎖相速度加快，超調(diào)量減小，通過中心頻率可變分頻器，使鎖相范圍增大。當(dāng)系統(tǒng)時鐘為50MHz時，該鎖相環(huán)的鎖相范圍為1kHz-1MHz，該鎖相環(huán)環(huán)路失所時的重新鎖定時間最長為10個輸入信號周期。通過參數(shù)設(shè)置可調(diào)節(jié)輸出信號的相位。本文使用modelsim仿真并用Signal Tap Ⅱ觀測實(shí)物波形，理論與實(shí)踐一致。適用于無線電能傳輸電源對負(fù)載頻率跟蹤的需要。

　　參考文獻(xiàn)：

　　[1]楊慶新,張獻(xiàn),李陽.無線電能傳輸技術(shù)及其應(yīng)用[M].北京:機(jī)械工業(yè)出版社,2014.

　　[2]趙彪,陳希有,于慶廣.用于非接觸電能傳輸?shù)淖赃m應(yīng)諧振技術(shù)原理[J].電工電能新技術(shù),2010,29(2):33-37.

　　[3]盛臻.快速自適應(yīng)全數(shù)字鎖相環(huán)的研究與設(shè)計[D].南華大學(xué),2014.

　　[4]肖帥,孫建波,耿華,等.基于FPGA實(shí)現(xiàn)的可變模全數(shù)字鎖相環(huán)[J].中國電機(jī)工程學(xué)報,2012,27(4):153-158.

　　[5]胡華春,石玉.數(shù)字鎖相環(huán)路原理與應(yīng)用[M].上海:上?？茖W(xué)技術(shù)出版社,1990.

　　本文來源于《電子產(chǎn)品世界》2017年第6期第58頁，歡迎您寫論文時引用，并注明出處。