圖5 80SJNB軟件得到的分析結(jié)果

5. 高速并行總線的眼圖測(cè)試

對(duì)于FPGA芯片提供的高速并行總線，由于其數(shù)據(jù)傳送方式并沒(méi)有采用內(nèi)嵌時(shí)鐘的方法，時(shí)鐘可以作為觸發(fā)信號(hào)，觀測(cè)多路并行總線的眼圖。由于并行總線的通道數(shù)比較多，在示波器中手工測(cè)試多通道的眼圖比較繁瑣，有些傳統(tǒng)邏輯分析儀雖然能夠直接進(jìn)行并行總線的眼圖測(cè)試，但無(wú)論是測(cè)試精度和速度都無(wú)法和示波器進(jìn)行的標(biāo)準(zhǔn)眼圖測(cè)試相提并論。

除了能夠通過(guò)FPGAView對(duì)簡(jiǎn)化FPGA的在線調(diào)試，TLA邏輯分析儀能夠配合TDS示波器對(duì)FPGA外部信號(hào)自動(dòng)進(jìn)行多通道的眼圖測(cè)試和分析，該功能稱為iVerify眼圖測(cè)試，最多可以自動(dòng)的測(cè)試408個(gè)通道的眼圖。

泰克為邏輯分析儀和示波器集成提供了一個(gè)信號(hào)完整性測(cè)試工具包，稱為iLink工具包，分為iConnect，iView，以及iVerify眼圖測(cè)試三個(gè)工具。iVerify是建立在iConnect技術(shù)和iView技術(shù)的基礎(chǔ)上，它能夠自動(dòng)對(duì)多路并行總線進(jìn)行眼圖測(cè)試來(lái)徹底驗(yàn)證被測(cè)信號(hào)。結(jié)合iConnect技術(shù)，使用一套邏輯分析儀有源探頭進(jìn)行信號(hào)邏輯和模擬的同時(shí)觀測(cè)，邏輯分析儀可以將被測(cè)通道分成多組，每一組3個(gè)數(shù)據(jù)通道送入到示波器中進(jìn)行眼圖測(cè)試，示波器的第4個(gè)通道作為外部時(shí)鐘；采用iView技術(shù)，邏輯分析儀可以自動(dòng)的將每一次送入示波器的3個(gè)數(shù)據(jù)信號(hào)的眼圖測(cè)試數(shù)據(jù)會(huì)傳到邏輯分析儀中，這樣邏輯分析儀就可以再選擇另外一組3個(gè)通道進(jìn)行測(cè)試，對(duì)于復(fù)雜的高速總線，可以一次測(cè)試408個(gè)數(shù)據(jù)通道。最后，iVerify技術(shù)通過(guò)邏輯分析儀將最多408個(gè)數(shù)據(jù)信號(hào)的眼圖測(cè)試數(shù)據(jù)疊加顯示出來(lái)，徹底驗(yàn)證總線中出現(xiàn)的信號(hào)完整性問(wèn)題。圖6是在TLA邏輯分析儀上自動(dòng)累計(jì)的多個(gè)通道眼圖數(shù)據(jù)的色溫顯示。

圖6 TLA邏輯分析儀上顯示多通道眼圖測(cè)試結(jié)果

6. 小結(jié)

對(duì)于FPGA中的高速串行和并行IO信號(hào)，需要根據(jù)被測(cè)信號(hào)特點(diǎn)和速度來(lái)選擇合適的測(cè)試和分析工具。當(dāng)測(cè)試信號(hào)完整性，希望得到最精確的上升時(shí)間，下降時(shí)間，信號(hào)過(guò)沖和震鈴等參數(shù)，帶寬是首要選擇。某種意義上帶寬越高，測(cè)試精度越高。對(duì)于實(shí)時(shí)示波器而言，高速采集內(nèi)存是眼圖和抖動(dòng)等信號(hào)完整性測(cè)試的關(guān)鍵。對(duì)于采樣示波器，通過(guò)CSA/TDS8200配合80SJNB抖動(dòng)和噪聲分析軟件，不僅可以精確的測(cè)量高速串行信號(hào)的抖動(dòng)和噪聲，并且能夠根據(jù)測(cè)量結(jié)果進(jìn)行精確的抖動(dòng)、噪聲中每一個(gè)分量的分離，和系統(tǒng)的BER相關(guān)，最終為信號(hào)完整性驗(yàn)證人員提供有價(jià)值的信息。當(dāng)測(cè)試高速時(shí)鐘或數(shù)據(jù)抖動(dòng)時(shí)，泰克兩種示波器都配備業(yè)內(nèi)推薦的抖動(dòng)測(cè)試和分析軟件，幫助設(shè)計(jì)人員得到抖動(dòng)結(jié)果，分析抖動(dòng)產(chǎn)生的原因，最終得到高可靠性的系統(tǒng)。