基于CPLD/FPGA的多功能分頻器的設(shè)計(jì)與實(shí)現(xiàn)
加入技術(shù)交流群
器件適配及仿真波形
本 設(shè)計(jì)采用Xilinx XC9536-5-PC44 CPLD器件實(shí)現(xiàn),經(jīng)綜合適配后其報(bào)表如表1。
仿真波形如圖7。
結(jié)束語
本文介紹了基于CPLD/FPGA的多功能分頻器的設(shè)計(jì)方法,給出了原理圖并用VHDL語言予以實(shí)現(xiàn)。結(jié)合ISP技術(shù),基于CPLD/FPGA的分頻器可以變得像軟件那樣靈活且易于修改、升級(jí),能夠在同一個(gè)器件內(nèi)實(shí)現(xiàn)多種分頻功能,使之成為一種多功能硬件。在產(chǎn)品設(shè)計(jì)、制造過程中、甚至在交付用戶使用之后,仍可根據(jù)要求對(duì)器件進(jìn)行邏輯重構(gòu)和功能修改。在數(shù)字系統(tǒng)設(shè)計(jì)中,為用戶提供了一種低成本的解決方案,減少了工作量和成本。
分頻器相關(guān)文章:分頻器原理
評(píng)論