中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > EDA/PCB > 設計應用 > FPGA設計中仿真技術解決故障的方法

        FPGA設計中仿真技術解決故障的方法

        作者: 時間:2011-06-01 來源:網(wǎng)絡 收藏

          仿真解決故障的

          通過對這個異步FIFO問題的解決,可以證明這種通過所抓信號建立bug存在條件,定位、清除bug的是可行的。步驟如下:

          圖3 SignalTap II LiST File界面

          ①將bug出現(xiàn)時SignalTap抓的信號保存成文檔文件

          Quartus II 平臺用SignalTap抓到信號的界面如圖2所示。

          在信號名稱上單擊右鍵,選擇圖2所示Create SignalTap II List File選項,生成如圖3格式界面。

          圖3中界面上半部分顯示的是list對信號個數(shù)及信號名的描述,下半部分是采樣點所對應的信號值,帶h的表示是十六進制數(shù)值。

          將list file另存為文本格式文件即可,如圖4所示。

          

          圖4 “另存為”選項界面

          此后可以把這個文本文件中無用的描述刪掉,只留SignalTap抓出來的數(shù)據(jù)(空格、h等符號也要刪掉),另存為.dat文件供仿真使用。

          有了故障出現(xiàn)時的輸入數(shù)據(jù),我們就可以在仿真環(huán)境下構建故障出現(xiàn)的條件。



        關鍵詞: FPGA 仿真技術 方法

        評論


        相關推薦

        技術專區(qū)

        關閉