基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
在數(shù)據(jù)加載期間本系統(tǒng)應(yīng)用DMA傳輸控制方式，即：每當(dāng)FIFO的半滿標(biāo)志信號HF產(chǎn)生一次有效的電平時(shí)，處理器就啟動(dòng)一次中斷，在中斷程序中，處理器將完成對Nandflash寫命令和地址，以及DMA控制器的啟動(dòng)。一旦DMA控制器啟動(dòng)，處理器就將轉(zhuǎn)入后臺進(jìn)行有效地址的運(yùn)算等而不參與數(shù)據(jù)傳輸過程，整個(gè)數(shù)據(jù)從FIFO到Nandilash存儲(chǔ)器的傳輸過程是由FPGA內(nèi)部編寫的DMA控制器控制完成。啟動(dòng)一次DMA控制器傳輸一頁2048個(gè)字節(jié)的數(shù)據(jù)，一次中斷將完成16K字節(jié)的傳輸。應(yīng)用DMA傳輸?shù)臅r(shí)序示波器波形圖如圖4所示：第0，1，2，3通道是FIFO的讀數(shù)據(jù)時(shí)序波形，第4通道是Nandflash的寫時(shí)序波形。一次DMA傳輸完成后，則處理器還要判斷當(dāng)前頁是否為最后一頁第64頁，若不是最后一頁第64頁，則頁地址加1，繼續(xù)進(jìn)行DMA傳輸采樣數(shù)據(jù)操作。如果當(dāng)前頁為最后一頁第64頁，則判斷當(dāng)前塊是否為本文件的最后一塊，若不是最后塊，則塊地址加1，再跟無效塊表對照判斷此塊是否為有效塊，若是則頁地址置0，繼續(xù)進(jìn)行DMA傳輸采樣數(shù)據(jù)操作；若當(dāng)前塊已是本文件的最后一塊，則本文件的采集數(shù)據(jù)操作完成即本次采集完成。本文引用地址：http://www.antipu.com.cn/article/191012.htm
4 結(jié)論
試驗(yàn)結(jié)果表明，采集系統(tǒng)性能穩(wěn)定，采集速度能保持在10 Mb／s以上，符合設(shè)計(jì)要求。該系統(tǒng)對選用低成本、高速、可靠性采集的硬件設(shè)計(jì)具有實(shí)用價(jià)值。
評論