（3）在Browse schlib頁(yè)面，單擊Description按鈕，并切換到Designator頁(yè)面，在Default區(qū)域中填入放置器件的缺省名稱U？，在Designator域中填入TTLGATE，在Foot Print 1域中填入Dip14。再切換到Library Fields頁(yè)，為T(mén)ext Field 1-Text Field 5各個(gè)區(qū)域填寫(xiě)如下相應(yīng)內(nèi)容：
Text Field 1：Type=SUBCKT(X)；此域定義T1000為子電路。
Text Field 2：model=T1000；此域?qū)⒋俗与娐返哪Ｐ兔x為T(mén)1000。
Text Field 3：file={model_path}.ckt;此域指出模型文件存放的路徑及文件名。
Text Field 4：pins=1：[1,2,3,14,7]2：[4,5,6,14,7]3：[10,9,8,14,7]4:[13,12,11,14,7];此域定義各子件的管腳分配及管腳排列順序。引腳排列順序必須與模型文件中子電路定義語(yǔ)句所定義的節(jié)點(diǎn)排列順序相對(duì)應(yīng)。
Text Field 5：netlist=%D%1%2%3%4%5%M;此域包含Spice網(wǎng)絡(luò)表的網(wǎng)絡(luò)數(shù)據(jù)。其含義可參見(jiàn)參考文獻(xiàn)[4]～[5]；該頁(yè)的其余區(qū)域可不填。Part Field Name項(xiàng)不用設(shè)置。

第四步，創(chuàng)建器件模型文件。

Protel 99SE的模型文件存放在Design Explorer 99 SEModel.ddb仿真文件中。首先在此數(shù)據(jù)庫(kù)中創(chuàng)建文件夾TTLGATE，再創(chuàng)建文件T1000.ckt。Spice語(yǔ)言規(guī)定子電路的擴(kuò)展名為ckt。根據(jù)圖1按Spice模型文件規(guī)范編寫(xiě)此文件是一種較煩瑣的事情，未能體現(xiàn)Protel的優(yōu)點(diǎn)。下面介紹一種簡(jiǎn)便方法：將圖1中的節(jié)點(diǎn)e的標(biāo)號(hào)e去掉，并在此節(jié)點(diǎn)上放置接地符號(hào)(0)，單擊Simulate/Create Spice Netlist按鈕，系統(tǒng)會(huì)自動(dòng)生成Spice網(wǎng)表文件T1000.nsx。將文件中的注釋行和命令行刪除，將節(jié)點(diǎn)0改為節(jié)點(diǎn)e，在文件的最前面添加一行子電路命令語(yǔ)句：.SUBCKT T1000 a b c d e，將文件的最后一句由.END改為.ENDS T1000（子電路結(jié)束語(yǔ)句），最后將此文件內(nèi)容復(fù)制到新建的子電路模型文件T1000.ckt之中。得到的新器件的模型文件如下所示：

修改后的模型文件需重新啟動(dòng)一次系統(tǒng)才能生效。