圖4為在在嵌入式邏輯分析儀中觀察到的正弦曲線。由波形圖可以看出，該設(shè)計方案可以實現(xiàn)正弦信號發(fā)生器的功能。按照相同的方法，修改產(chǎn)生mif文件的Matlb運算指令可以獲得方波，鋸齒波，三角波等波形。

圖5～圖7為能產(chǎn)生方波，鋸齒波和三角波波形的工程文件下載到FPGA芯片后通過嵌入式邏輯分析儀得到的波形圖。由波形圖可以看出，該系統(tǒng)能夠?qū)崿F(xiàn)任意波形發(fā)生器的功能。

4 結(jié)語

本文將流水線相位累加器引進到DDS的設(shè)計中，利用電子設(shè)計自動化技術(shù)進行系統(tǒng)設(shè)計，并從嵌入式邏輯分析儀分析和觀察了相應(yīng)的波形，仿真和硬件實驗驗證了設(shè)計方案的正確性。該系統(tǒng)具有結(jié)構(gòu)簡單、運行速度快和占用芯片資源少等特點。隨著ROM查找表的擴大以及越來越多的直接計算波形數(shù)據(jù)的方法不斷被提出，對DDS整體實時性的要求也越來越高，尤其像目前較為流行的cordic算法及改進的其它插值算法，由于算法本身隨著級數(shù)的增多，整個系統(tǒng)的頻率轉(zhuǎn)換效率就會降低，而流水線相位累加器結(jié)構(gòu)可以很好地解決這一問題。