中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA開發(fā)靜態(tài)無功補償控制器

        基于FPGA開發(fā)靜態(tài)無功補償控制器

        作者: 時間:2012-05-29 來源:網(wǎng)絡(luò) 收藏

        用戶感言

        “我們原來使用DSP開發(fā)板開發(fā)核心控制算法,再進行外圍硬件電路及外殼設(shè)計和封裝。現(xiàn)場運行的反饋是穩(wěn)定性差,調(diào)試排錯困難,導(dǎo)致整個的上市時間延長。在上海聚星儀器的協(xié)助下我們嘗試在NI CompactRIO平臺上開發(fā)控制算法,硬件接口邏輯設(shè)計,上下位機通信等功能,算法開發(fā)時間得到有效縮短,最終發(fā)布并安裝到現(xiàn)場后系統(tǒng)穩(wěn)定性大大提高。目前已銷售了多套在NI CompactRIO上實現(xiàn)的靜態(tài)器。”

        硬件:CompactRIO,cRIO 9012,cRIO 9114,NI 9205,NI 9215,NI 9401,NI 9403


        圖1 基于NI CompactRIO 的SVC全數(shù)字控制系統(tǒng)


        圖2 LabVIEW編寫的PPL環(huán)節(jié)界面


        上一頁 1 2 下一頁

        關(guān)鍵詞: FPGA 無功補償 控制器

        評論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉