當(dāng)CPLD接到DSP發(fā)送的進(jìn)行SelectMAP并行加載命令時，CPLD根據(jù)DSP端口的映射進(jìn)行SelectMAP并行加載，SelectMAP加載具體實現(xiàn)流程如圖8所示。
在SelectMAP并行加載過程中，CPLD負(fù)責(zé)在DSP和FPGA之間建立一個同步接口，將DSP傳送的配置數(shù)據(jù)包進(jìn)行相應(yīng)的處理，生成滿足Select MAP加載時序的時鐘、數(shù)據(jù)及控制信號，傳輸至FPGA，實現(xiàn)對FPGA的SelectMAP加載。
CPLD軟件采用了一個狀態(tài)機(jī)，實現(xiàn)接收DSP命令進(jìn)行PROM從串加載或者進(jìn)行SelectMAP并行加載，狀態(tài)機(jī)的流程如圖9所示。
3．3 加載文件格式
對FPGA進(jìn)行加載的文件格式為*．bin文件，通過bitgen產(chǎn)生，*．bin文件只包含F(xiàn)PGA配置數(shù)據(jù)，不包含任何文件信息。

4 測試驗證
建立測試環(huán)境，利用測試計算機(jī)(含1553B板卡及控制軟件)模擬星上控制計算機(jī)，對該FPGA重加載電
路進(jìn)行測試，獲得如下測試結(jié)果：
(1)在DSP軟件中置PROM加載狀態(tài)，上電后，F(xiàn)PGA從PROM加載，F(xiàn)PGA運(yùn)行狀態(tài)正常；
(2)在DSP軟件中置SelectMAP加載狀態(tài)，上電后，DSP從FLASH中讀取配置數(shù)據(jù)，通過CPLD對FPGA進(jìn)行加載，F(xiàn)PGA運(yùn)行狀態(tài)正常；
(3)在DSP軟件中置SelectMAP加載狀態(tài)，上電后，測試計算機(jī)通過1553B將新的配置數(shù)據(jù)傳輸至DSP，DSP通過CPLD對FPGA進(jìn)行加載，F(xiàn)PGA運(yùn)行狀態(tài)正常。
(4)上電后，測試計算機(jī)通過1553B將新的配置數(shù)據(jù)傳輸至DSP，DSP將配置數(shù)據(jù)燒寫至FLASH或者PROM，并置加載狀態(tài)，上電后能實現(xiàn)新配置數(shù)據(jù)的加載。
通過以上測試表明，該電路具備FPGA星載環(huán)境下的在軌重加載功能。

5 結(jié)論
本文介紹了星載環(huán)境下通過1553B接口實現(xiàn)FPGA在軌重加載的方法，并完成了相應(yīng)的硬件電路設(shè)計實現(xiàn)，通過實驗室測試驗證，證明本文所描述的星載環(huán)境FPGA在軌重加載方法設(shè)計思想合理可行，不僅能滿足星載環(huán)境下FPGA軟件的更新升級，還能實現(xiàn)FPGA軟件功能模塊的自身故障修復(fù)，并且能靈活地實現(xiàn)衛(wèi)星應(yīng)用功能的領(lǐng)域擴(kuò)展，最大限度提高衛(wèi)星系統(tǒng)的利用率。