基于FPGA的數(shù)字三相鎖相環(huán)優(yōu)化設(shè)計(jì)
作者：
時(shí)間：2012-10-21
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
式中：U為電壓的有效值。
鎖相環(huán)
未鎖定時(shí)q分量為一交流分量，與已設(shè)的分量q*=0比較得到一直流分量，以此完成鑒相。直流分量再經(jīng)過(guò)由PI控制器組成的低通濾波器控制壓控振蕩器，最終使得ω與ω0相等，q分量為0，達(dá)到鎖相。2 三相鎖相環(huán)
的系統(tǒng)仿真根據(jù)圖1三相鎖相環(huán)
的拓?fù)浣Y(jié)構(gòu)，在Matlab／Simulink中搭建系統(tǒng)仿真模型。三相電壓為220 V，采樣頻率為fs=5 kHz，壓控振蕩器的中心頻率為f=50 Hz，通過(guò)仿真調(diào)整，最終確定Kp=0．02，K1=0．001，使鎖相環(huán)鎖相的速度與精度達(dá)到最佳效果。圖2(a)是三相鎖相環(huán)在0．05 s內(nèi)的三相電壓ua，ub，uc仿真波形；圖2(b)是三相鎖相環(huán)在0．05 s內(nèi)的兩相旋轉(zhuǎn)坐標(biāo)下ud，uq仿真波形，d軸分量大約在0．01 s穩(wěn)定為0，即0．5個(gè)周期達(dá)到鎖相；圖2(c)是三相鎖相環(huán)在0．05 s內(nèi)的三相電壓a相位角θ與VCO輸出相位角θ*的仿真波形，θ與θ*在0．01 s基本完全重合，達(dá)到鎖相。結(jié)果表明，三相鎖相環(huán)可在0．5個(gè)周期內(nèi)快速、準(zhǔn)確地鎖定電網(wǎng)電壓。本文引用地址：http://www.antipu.com.cn/article/189839.htm
fpga相關(guān)文章:fpga是什么
鎖相環(huán)相關(guān)文章:鎖相環(huán)原理
評(píng)論