基于FPGA的多功能頻率計的設計與實現(xiàn)
加入技術交流群
4 MC8051 IP Core軟件設計流程
系統(tǒng)軟件設計流程如圖11所示。
中斷服務子程序如圖12所示。
5 結論
文中采用Altera的cyclone II系列的EP2C8Q208C8這款FPGA芯片。設計中使用了Verilog語言對各個模塊的描述設計。文中提出的數(shù)字頻率計設計方案采用等精度的測量算法，以先進的FPGA可編程邏輯器件作為核心控制及運算電路單元可達到很高的測量精度要求，8051 IP Core嵌入到FPGA芯片系統(tǒng)，與測頻模塊共用同一個FPGA芯片，和傳統(tǒng)的頻率計相比大大減小了電路板的尺寸，同時增加了系統(tǒng)的可靠性、設計靈活性和可更改性。實現(xiàn)了數(shù)字系統(tǒng)的軟件化。加入LCD液晶顯示，使測量效果更加直觀。
fpga相關文章:fpga是什么
塵埃粒子計數(shù)器相關文章:塵埃粒子計數(shù)器原理 鎖相環(huán)相關文章:鎖相環(huán)原理
評論