基于CC2420的無線傳感器網絡節(jié)點的設計
![]() |
3.2 通信模塊
在無線傳感器網絡中,最關鍵的技術是實現節(jié)點間的通信。隨著集成電路的發(fā)展,芯片的集成度越來越高,能耗越來越少,因此,傳感器節(jié)點的能量主要是耗費在通信上。所以,選擇一塊低能耗的通信芯片將為節(jié)點節(jié)省能量,延長壽命。
CC2420是Chipeon公司開發(fā)的一款低功耗通信芯片。由于其喚醒時延短,使得它能有更多的時間處于睡眠狀態(tài),從而大大降低了節(jié)點的能耗,延長節(jié)點的壽命。CC2420與ATmega128L的連接如圖5所示。
![]() |
CC2420有4個SPI通信接口:CSn、SI、SO、SCLK,剛好對應ATmega128L的4個SPI通信接口:SS、MO-SI、MISO、SCLK。通過這4條線,處理器可以對CC2420進行寫入或讀取配置信息,也可以收發(fā)數據。由于CC2420只有從機模式,因此處理器只能采用主機模式。如圖5所示,由處理器的SCLK引腳提供時鐘頻率;SS引腳控制數據收發(fā)的同步性,在接收和發(fā)送時,都要保證CSn為低電平;MOSI與MISO分別是數據輸出和輸入的引腳。SFD引腳在發(fā)送或接收完開始幀后置為高電平,然后繼續(xù)發(fā)送和接收后面的數據。在接收模式下,若地址識別功能使能且識別成功或地址識別功能不使能,則SFD引腳直到所有數據發(fā)送完成才降為低電平。若地址識別功能使能但識別失敗,SFD引腳將馬上降為低電平。處理器的ICP引腳可以通過與SFD引腳的連接獲取數據發(fā)送和接收的時間信息。與CCA引腳的連接可使處理器獲取清除通道評估信號。FIFO和FIFOP是與CC2420的RXFIFO(接收數據存儲區(qū))相關的兩個信號。當RXFIFO中有數據時,FIFO就變?yōu)楦唠娖?,直到RXFIFO為空為止。這樣,處理器便可通過讀取FIFO引腳的電平來判斷CC2420中是否有接收到的數據。當RXFIFO中未被讀取的數據超過某個門限值(可編程沒定)或整個數據包接收完成后還未被讀取時,FIFOP引腳就變成高電平。但是,當CC2420的地址識別功能使能時,只有到地址識別成功后FIFOP引腳才會發(fā)揮作用,這是為了防止處理器在CC2420的地址識別完成前讀取那些可能無效的數據。當RXFIFO發(fā)生溢出時,FIFO將變?yōu)榈碗娖?,同時,FIFOP變?yōu)楦唠娖?。所以與FIFO引腳和FIFOP引腳的連接可以讓處理器知道何時該讀取數據。將FIFOP引腳與處理器的一個外部中斷引腳連接,是為了讓處理器能及時讀取CC2420的RXFIFO中的數據,從而盡量避免RXFIFO的溢出。
3.3 供電模塊
由于無線傳感器網絡可能工作在人煙稀少或人類無法到達的地區(qū),所以大多只能采用電池供電,且一般不可能更換電池。因此,如何降低節(jié)點能耗是無線傳感器網絡研究中最關心的問題之一。CC2420芯片采用低電壓供電(2.1 V~3.6 V),同時,采用休眠模式,且從休眠模式被激活的時延短,因此有更多的時間處于休眠狀態(tài),而處于休眠狀態(tài)時芯片的能耗極低,從而大大減少了能耗。CC2420各狀態(tài)下的電流消耗典型值如下:穩(wěn)壓器關閉為0.02μA,低電位模式為20μA,空閑模式為426μA,接收模式為18.8 mA,發(fā)送模式(輸出功率P=0 dBm)為17.4 mA。
同時,ATmega128L也是一款采用低電壓供電的芯片(2.7 V~5.5 V)。而且ATmega128L有6種睡眠模式:空閑模式、ADC噪聲抑制模式、省電模式、掉電模式、Standby模式以及擴展的Standby模式??筛鶕枰?,通過軟件編程或硬件復位等方式來控制處理器進入睡眠模式,節(jié)省能耗。同時,各種睡眠模式都有各自的喚醒源,當有數據需要處理器處理時,便可由喚醒源將其喚醒,進入工作狀態(tài),一旦處理完成,再次進入睡眠狀態(tài)。采用這種工作方式,處理器能夠最大限度地節(jié)約能耗。
3.4 設計要點
無線傳感器網絡應用的特殊性要求其節(jié)點體積越小越好,因此在元器件的選擇上當然是選擇同類型中體積最小的。但是節(jié)點體積越小,在設計電路板布線時可能會因為線路間距離太小而產生十擾,因此抗干擾設計是節(jié)點設計時的重點問題。可以把電路板設計成4層板。頂層布信號線,主要是傳輸通過天線接收和發(fā)送的信號。該層空白區(qū)域用金屬層覆蓋,并通過幾個孔接地;第2層可以布數據線,將用于節(jié)點內部數據傳輸的線路都布置在這一層;第3層布供電線路;第4層作為接地層。各元件的接地引腳應使用單獨過孔,盡量靠近封裝引腳接地,去耦電容也應盡量靠近電源腳放置,并通過單獨過孔接地。同時,為了抗電磁干擾,最好把數字電源和模擬電源、數字地和模擬地隔離開來,一般可采用0 Ω電阻或磁珠來進行隔離。
4 節(jié)點的優(yōu)勢
選擇CC2420作為無線收發(fā)芯片的一個顯然的優(yōu)勢就是它工作于ISM免執(zhí)照頻段。此外,由于芯片采用了休眠模式,使其具有超低能耗和以年計算的壽命。由于芯片的成本低,因此也就更符合傳感器網絡需要大量分布節(jié)點的特點。再者,芯片已經集成了CRC和數據完整性檢查等功能,這就相對減少了程序員編程的工作量,而且硬件處理速度一般都快于軟件處理速度,因此加快了通信的速度,減少了能量消耗。同時,芯片還采用了CSMA-CA技術來避免數據發(fā)送時的競爭和沖突,減少了一部分不必耍的能量消耗。
5 結束語
近幾年,無線傳感器網絡越來越受到人們的重視,尤其隨著集成電路和無線通信技術的飛速發(fā)展,無線傳感器網絡節(jié)點越來越少,能耗越來越少,適用范圍越來越廣。Zigbee協(xié)議是由Zigbee聯(lián)盟開發(fā)的一種針對短距離、低速率、低功耗應用的無線通信協(xié)議,于2004年12月正式獲得批準。CC2420是Chipcon公司開發(fā)的全球首塊符合Zigbee標準的無線收發(fā)芯片?;贑C2420的無線傳感器網絡節(jié)點具有成本低、能耗小等特點,而這些特點正是傳感器網絡研究中最為重視的熱點,因此,該設計方案有廣闊的應用前景。
評論