3.3 整體電路的仿真結(jié)果
當Vin的瞬態(tài)掃描電壓幅值為5 μV、頻率是1 kHz、AC掃描幅值為1 V、斬波頻率為10 kHz，相位補償電容為0.5 pF時，可以看出開環(huán)增益達到87.3 dB，增益帶寬積為12.17 MHz，相位裕度在65°以上，CMRR的值為117 dB，PSRR的值大于86 dB。仿真結(jié)果如圖6所示。

本文應(yīng)用斬波失調(diào)穩(wěn)定技術(shù)設(shè)計了一款適用于儀表的放大器，通過對所設(shè)計電路進行spectre仿真調(diào)整，能夠降低1/f噪聲和失調(diào)電壓的影響，電源抑制比、共模抑制比都很高，而且放大器的帶寬能比斬波頻率高很多，但為了提高系統(tǒng)的驅(qū)動能力，還需要在后面接緩沖器。
參考文獻
[1] ENZ C C， TEMES G C. Circuit techniques for reducing the effects of op-amp imperfections: autozeroing， correlated doub1e sampling， and chopper stabilization[J]. Proc IEEE， 1996，84:1584-1614.
[2] CHSN P K， NG K A， ZHANG X L . A CMOS chopper-stabilized differential difference amplifier for biomedical integrated circuits[C]. //The 47th IEEE International Midwest Symposium on Circuits and Systems，2004.
[3] DZAHINI D， GHAZLANE H. Auto-zero stabilized CMOS amplifiers for very low voltage or current offset[C]. //IEEE Nuclear Science Symposium， Portland， 2003.
[4] MASUI Y， YSHIDA T， IWATA A. Low power and low voltage chopper amplifier without LPF[J]. IEICE Electronics Express，2008， 22(5):967-972.
[5] SACKINGER E， GUGGENBUHL W. A versatile building block: the cmos differential difference amplifer [J]. IEEE J.Solid State Circuits， 1987，22(2):287-294.
[6] WITTE J F， MAKINWA K A A， HUIJSING J H. A CMOS chopper offset-stabilized opamp[J]. IEEE J. Solid-state Circuits， 2007，42(7):1529-1535.
[7] BABANEZHAD J N， GREGORIAN R. A programmable gain/loss circuit[J]. IEEE J. Solid-State Circuits， 1987，22(6):1082-1089.