FB#1 1/β的結果標示在圖51中的OPA734 Aol曲線上。在環(huán)路增益為零的fcl處，我們發(fā)現，接近速率為40dB/decade：

[(Aol曲線上的-20dB/decade)-(FB#1 1/β曲線上的+20dB/decade)=-40dB/decade接近速率)]

為此，接近速率的歷史數據表明了存在不穩(wěn)定性。而且，我們對FB#1的分析是基于zero、fzx=183.57Hz，低頻1/β=13.09dB的情況。從圖51中可以看出，我們的一階分析準確推算出了FB#1 1/β的數值。

圖51：FB#1 1/β曲線：CMOS RRO。

圖52：具有雙通道反饋的RISO：發(fā)射極跟隨器FB#1環(huán)路增益分析：CMOS RRO。

從圖52中我們發(fā)現，只配置FB#1的電路環(huán)路增益分析顯示，在環(huán)路增益為零的fcl處，相位裕度接近零。這樣，就明確證實了電路的不穩(wěn)定性。通過觀察圖51中Aol曲線上的FB#1 1/β標繪點，可推算出環(huán)路增益曲線上的極點和零點。

如果我們有任何疑問，或如果只采用FB#1構建參考緩沖電路，此時，我們可運用圖53中的電路，進行實際的瞬態(tài)穩(wěn)定性測試。

圖54中的瞬態(tài)穩(wěn)定性測試結果同時與Aol曲線上的1/β值和環(huán)路增益曲線一致，因此，證明了只采用FB#1構建參考緩沖電路，將導致電路運行的不穩(wěn)定性。

圖53：FB#1瞬態(tài)穩(wěn)定性測試電路：CMOS RRO。

圖54：FB#1瞬態(tài)穩(wěn)定性測試：CMOS RRO。

現在，我們必須弄清楚如何合成一種解決方案，以保證設置電容性負載參考緩沖電路的穩(wěn)定性。此時，我們進一步了解如圖55所示的Aol曲線和FB#1 1/β曲線。如果我們添加圖55所示的FB#2 1/β曲線，我們就會看到一條最終的1/β曲線，這樣，根據fcl處的接近速率在歷史上的穩(wěn)定性經驗，可以推斷電路的運行也將是穩(wěn)定的。

另外，我們將促使fpc低于1/β曲線中的fzx一個decade，以確保當頻率低于fcl時，相位裕度優(yōu)于45度。上述工作通過調整1/βFB#2的高頻部分，使其比FB#1低頻1/β高出+10dB。接著，設置fza，使其至少低于fpc一個decade，以確保當實際應用中進行參數變化時，能夠避免BIG NOT。通過觀察，我們發(fā)現，最終的1/β曲線是在FB#1 1/曲線和FB#2 1/β曲線中選擇最小數值的1/β通道而形成的。

務必請記住，在雙反饋通道中，從運算放大器輸出端至負極輸入端的最大電壓反饋將主導著整個反饋電路。最大的反饋電壓意味著β值最大或者是1/β值最小。

最后，在FB#2取得支配地位之前，預計Vout/Vin的傳輸函數將隨著FB#1的變化而變化。此時，Vout/Vin將會衰減至-20dB/decade，直至FB#2與Aol曲線相交，然后，將隨著Aol曲線下降。

圖55：FB#2圖解分析：CMOS RRO。

如圖56所示，里面有一些主要的假設。我們將這些假設運用于幾乎所有的具有雙通道反饋的RISO電路中。首先，我們假設CL>10*CF，這也就是說，在高頻率時，CL早在CF短路之前就短路。因此，我們將短路CL以排除FB#1，從而便于單獨分析FB#2。另外，我們假設RF>10*Riso，這意味著作為Riso的負載，該RF幾乎完全失效。從圖56和圖57中具體的公式推導，我們可以看出，當zero,fza=19.41Hz(由RF和CF產生)時，FB#2在原點擁有一個極點。由于在高頻時，CF和CL同時處于短路狀態(tài)，所以FB#2高頻1/β部分即為Ro+Riso與Riso之間的比值。FB#2 1/β的公式推導請參閱下一張圖(圖57)，有關計算結果請參閱下圖。FB#2高頻1/β設置為10.92dB或20.76dB、原點擁有一個極點以及當頻率為10.6Hz時的零點。

圖56：FB#2分析：CMOS RRO。

FB#2β的公式推導如圖57左側所示。由于1/β是β的倒數，所以FB#1 1/β的計算結果可以輕而易舉的推導出來，具體推導過程請參閱圖57右側。從圖中我們還發(fā)現，在β推導過程中的pole,fpa變成了1/β推導過程中的zero,fza。

圖57：FB#2分析：CMOS RRO。

為了檢驗FB#2一階分析情況，我們可采用如圖58所示的Tina SPICE電路。而且，為了便于分析，我們將CL設置為10GF，因此對各種相關的頻率而言，CL都等同于短路狀態(tài)。但是，在開展AC分析前，仍允許SPICE查找到相應的DC工作點。

圖3：FB#2 AC電路分析：CMOS RRO。

Tina SPICE仿真結果如圖59所示。FB#2 1/β曲線正如當fza=10.6Hz以及高頻1/β=23.78dB時，采用一階分析推算出來的結果一樣。另外，我們也繪制出OPA734 Aol曲線，以弄清楚在高頻時，FB#2將如何與其相交。

圖59：FB#2 1/β曲線：CMOS RRO。

如果推算的FB#1和FB#2疊加結果會產生所需的最終1/β曲線，那么我們將通過如圖60所示的Tina SPICE電路開展分析工作。同時，我們還可通過Tina SPICE電路，繪制出Aol曲線、最終的1/β曲線以及環(huán)路增益曲線。

圖60：最終環(huán)路增益分析電路：CMOS RRO。

從圖61中，我們可以看出，分析結果驗證了我們所推算的最終1/β曲線。在環(huán)路增益為零的fcl處，推算的接近速率為20dB/decade。

圖61：最終的1/β曲線：CMOS RRO。

最終電路的環(huán)路增益相位曲線(采用FB#1和FB#2)如圖62所示。相移從未下降至66.54度以下(出現在頻率為146.43kHz的地方)，因為，在fcl處(頻率為172.6?kHz)，相位裕度為87.79度。

圖62：最終環(huán)路增益分析：CMOS RRO。

我們將采用圖63中的Tina SPICE電路對我們的穩(wěn)定電路進行最后的檢驗-瞬態(tài)穩(wěn)定性測試。