兩級(jí)CMOS運(yùn)算放大器的密勒補(bǔ)償有直接密勒補(bǔ)償和共源共柵密勒補(bǔ)償方法。用共源共柵密勒補(bǔ)償技術(shù)設(shè)計(jì)出的CMOS運(yùn)放與直接密勒補(bǔ)償相比，具有更大的單位增益帶寬、更大的擺率和更小的信號(hào)建立時(shí)間等優(yōu)點(diǎn)，還可以在達(dá)到相同補(bǔ)償效果的情況下極大地減小版圖尺寸。

　　對(duì)于該運(yùn)放的頻率補(bǔ)償，采用了共源共柵密勒補(bǔ)償方式。如圖2所示，總體設(shè)計(jì)的補(bǔ)償回路中包含了共源共柵級(jí)M14，M16。

　　本文采用0.5 pF的密勒補(bǔ)償電容，通過仿真可得到相位裕度為70°，單位增益帶寬為121 MHz，補(bǔ)償效果較好。

　　3 仿真結(jié)果

　　3.1 輸入級(jí)跨導(dǎo)

　　為了驗(yàn)證該電路的性能指標(biāo)，用HSpice進(jìn)行了模擬仿真。共模輸入電壓直流掃描輸入級(jí)跨導(dǎo)的變化曲線如圖4所示為輸入級(jí)跨導(dǎo)隨輸入共模電壓變化的曲線，由圖中可以看出，輸入共模電壓從0～3.3 V變化，跨導(dǎo)的變化維持在±5%內(nèi)，基本上保持恒定，達(dá)到了設(shè)計(jì)的要求。

　　3.2 放大器的性能指標(biāo)

　　采用HSpice對(duì)圖2所示CMOS運(yùn)算放大器進(jìn)行仿真分析的條件為：電源電壓為3.3 V，輸入共模電壓為1.65 V，負(fù)載電阻為10 kΩ。在對(duì)該放大器各個(gè)性能指標(biāo)進(jìn)行仿真的同時(shí)，與輸出級(jí)為A類時(shí)進(jìn)行了比較。本文所設(shè)計(jì)電路的仿真結(jié)果如圖5，圖6所示。表1所示為兩類輸出級(jí)的仿真性能參數(shù)。

　　4 結(jié)語

　　仿真結(jié)果表明，在3.3 V的供電電壓下，該運(yùn)放輸入級(jí)跨導(dǎo)在整個(gè)共模輸入范圍內(nèi)僅變化±5%，其輸入共模范圍和輸出信號(hào)擺幅接近于地和電源電壓，有較好的單位增益帶寬和相位裕度，輸入輸出線性動(dòng)態(tài)范圍寬，靜態(tài)功耗小于0.45 mW，在低壓低功耗應(yīng)用方面，如便攜式電子設(shè)備方面較為適用。