射頻信號(hào)經(jīng)前端混頻處理后可輸出21．4 MHz的模擬中頻信號(hào)，該中頻信號(hào)的功率電平范圍為-80 dBm～20 dBm。經(jīng)過(guò)預(yù)選濾波器，該中頻信號(hào)將分別被送入到抗混疊濾波電路和信號(hào)幅度提取電路。設(shè)計(jì)中，在對(duì)信號(hào)進(jìn)行幅度提取前，應(yīng)先對(duì)信號(hào)進(jìn)行不同增益的放大，增益分別為0 dB和40 dB，經(jīng)放大后的信號(hào)可送入峰值包絡(luò)檢波器中得到幅度值，從而完成信號(hào)幅度的提取。之后，可用分辨率比較低的ADC器件對(duì)幅度值進(jìn)行量化，當(dāng)輸入信號(hào)比較大時(shí)，可根據(jù)0dB通道的量化值得到檔位信息；而當(dāng)輸入信號(hào)比較小時(shí)，則可根據(jù)40 dB通道的量化值得到檔位信息。因此，根據(jù)不同增益通道的量化值來(lái)判斷檔位信息的方法極大地豐富了檔位信息，進(jìn)而精確地實(shí)現(xiàn)數(shù)控增益放大／衰減。
設(shè)計(jì)可選用AD公司推出的線性數(shù)控增益放大／衰減芯片AD8369，并采用兩片數(shù)控芯片級(jí)聯(lián)的方式對(duì)輸入信號(hào)進(jìn)行實(shí)時(shí)放大／衰減，共可得到90 dB的增益調(diào)節(jié)范圍。邏輯規(guī)則產(chǎn)生模塊可同時(shí)控制兩片數(shù)控增益放大／衰減芯片，以使增益平均分配在兩級(jí)數(shù)控增益放大／衰減芯片上，從而實(shí)現(xiàn)增益的粗調(diào)和細(xì)調(diào)。設(shè)計(jì)時(shí)可選用AD公司的14位ADC器件ADS6145來(lái)對(duì)模擬信號(hào)進(jìn)行量化。
由于ADS6145轉(zhuǎn)換時(shí)的參考電壓為1 V，故應(yīng)將該輸入信號(hào)幅度值盡可能的放大／衰減到略小于1 Vpp。本設(shè)計(jì)中的具體操作是將每一檔位中的最大輸入信號(hào)功率放大／衰減到12 dBm，這樣可以保證ADC工作在最佳狀態(tài)，以使輸出有效位最大。根據(jù)以上設(shè)計(jì)原則，便可以得到具體的分檔信息及表1所列的對(duì)應(yīng)放大／衰減量表。

4 結(jié)束語(yǔ)
本文采用前饋式電路結(jié)構(gòu)，并利用抗混疊電路的延遲特性實(shí)現(xiàn)了對(duì)輸入信號(hào)的實(shí)時(shí)放大／衰減。同時(shí)利用FPGA器件良好的數(shù)字特性實(shí)現(xiàn)了數(shù)控AGC的設(shè)計(jì)，從而實(shí)現(xiàn)了對(duì)信號(hào)的實(shí)時(shí)數(shù)字增益補(bǔ)償，有效減少了電路體積。同時(shí)，采用兩級(jí)數(shù)控增益放大／衰減器級(jí)聯(lián)和根據(jù)兩路不同增益通道提取的幅度值來(lái)判斷檔位信息，也提高了實(shí)時(shí)數(shù)控AGC電路的動(dòng)態(tài)范圍和整個(gè)系統(tǒng)的精度。實(shí)驗(yàn)結(jié)果表明，該電路能夠?qū)崿F(xiàn)實(shí)時(shí)AGC的電路功能，并有效擴(kuò)展了動(dòng)態(tài)范圍。