當(dāng)PCB中CMOS部分是數(shù)字模擬混合電路時(shí)，如D/A轉(zhuǎn)換，當(dāng)數(shù)字部分接電源VDD后，VDD的電能會(huì)耦合到模擬部分，部分VDD電壓出現(xiàn)在模擬電源的管腳上，對(duì)整個(gè)系統(tǒng)性能有很大的破壞，甚至導(dǎo)致系統(tǒng)不能工作。

由于以上的原因，PCB上電源布線應(yīng)該根據(jù)電流的大小，盡量加大電源線線寬，以期減少環(huán)路阻抗。在多層PCB中采用電源層和地層，同時(shí)減少電源線到電源層或地層的線長(zhǎng)。另外，電源線和地線的走向應(yīng)該和數(shù)據(jù)線或地址線傳遞的方向一致，這樣可以減少干擾，增強(qiáng)系統(tǒng)的抗噪聲能力。

4．展望

隨著電子科技的發(fā)展，系統(tǒng)時(shí)鐘和速度不斷提高。現(xiàn)在的計(jì)算機(jī)系統(tǒng)中時(shí)鐘工作頻率經(jīng)常達(dá)到上GHz。當(dāng)元件工作在高頻時(shí)，為適應(yīng)更小的時(shí)鐘脈沖間隔，信號(hào)跳變沿速率加快，因此RF頻譜分散加重了，產(chǎn)生EMI干擾的可能性增加了，要設(shè)計(jì)符合EMC的產(chǎn)品難度提高了。但是只要根據(jù)產(chǎn)品的特性以及頻率特性總可以找到相應(yīng)的設(shè)計(jì)方案。

一個(gè)簡(jiǎn)單的電磁干擾模型包括三個(gè)因素：必要的能量源、必要的接收器、在接收器和能量源之間必須有能量傳輸?shù)鸟詈下窂?。只有這三方面都存在時(shí)干擾才可能產(chǎn)生。工程師的任務(wù)就是決定系統(tǒng)設(shè)計(jì)中哪個(gè)要素是最容易消除的，并通過相應(yīng)的PCB設(shè)計(jì)來實(shí)現(xiàn)這種消除EMI的思想 　　另外，在設(shè)計(jì)中盡量使用盡可能慢的邏輯系統(tǒng)。比如在大多數(shù)應(yīng)用中，一個(gè)74HCT器件足以作為一個(gè)74ACT器件的臨時(shí)替代品，同時(shí)具有產(chǎn)生更小RF能量的優(yōu)點(diǎn)。一個(gè)總的設(shè)計(jì)思想就是不要使用比功能上所要求的或電路實(shí)際要求的更快的元件?！　?p>參考文獻(xiàn)

（1）Mark I. Montrose著. 劉元安等譯. 電磁兼容和印制電路板理論、設(shè)計(jì)和布線. 北京：人民郵電出版社，2002.12

（2）曾峰等. 印制電路板（PCB）設(shè)計(jì)與制作. 北京：電子工業(yè)出版社，2002.11