由于思路的局限性和重復(fù)性，模塊的設(shè)計(jì)和仿真一般不由同一個(gè)人設(shè)計(jì)，要做到設(shè)計(jì)和仿真相分離。仿真人員不必了解里面代碼里面具體實(shí)現(xiàn)過(guò)程，只需要了解所要完成的功能，實(shí)現(xiàn)的是黑盒測(cè)試。在這種層次上測(cè)試可以認(rèn)為模塊的接口是由一個(gè)輸入和一個(gè)輸出接口構(gòu)成的。測(cè)試平臺(tái)的目的就是向輸入接口產(chǎn)生輸入，從輸出接口檢查輸出。模塊端口的這些動(dòng)作并不是隨機(jī)的，在大多數(shù)數(shù)字系統(tǒng)中，對(duì)于某些端口只會(huì)產(chǎn)生有限的事務(wù)處理。通常的情況下，這些事務(wù)處理就是對(duì)模塊中的存儲(chǔ)單元進(jìn)行讀寫(xiě)數(shù)據(jù)的操作。
3.3LCD輸出的時(shí)序圖
3.3.1RGB控制部分
在RGB模式中，LCD數(shù)據(jù)的掃描是以行為單位的。HSYNC是水平同步信號(hào)。PCLK是象素時(shí)鐘。ENABLE是數(shù)據(jù)使能信號(hào)，當(dāng)它為高時(shí)，在PCLK的上升沿輸出有效數(shù)據(jù)。P_DATA是輸出的數(shù)據(jù)。
水平同步信號(hào)的上升沿到ENABLE的上升沿的間隔稱(chēng)為HBP。把ENABLE的下降沿到水平同步信號(hào)的下升沿的間隔稱(chēng)為HFP。把水平同步信號(hào)的低電平（非有效電平）持續(xù)時(shí)間稱(chēng)為HSW。
HSW存在的必要性：水平同步信號(hào)為低電平有效。在水平同步信號(hào)有效時(shí)，需要等待HBP的時(shí)間，才從數(shù)據(jù)線(xiàn)取數(shù)。由于水平同步信號(hào)的有效電平持續(xù)時(shí)間通常比無(wú)效電平長(zhǎng)，因此占空比不是50％。無(wú)效電平短些比較好。
HBP和HFP存在的必要性：從道理上說(shuō)，LCD使用矩陣尋址這兩個(gè)階段完全可以沒(méi)有。但是考慮到從前CRT電子槍行掃描時(shí)，需要一個(gè)返回時(shí)間，而且目前的制式中，在有效信號(hào)的兩端分別加入了消隱時(shí)間。就是為了做到一致，這二者才出來(lái)的。

3.3.2MCU控制部分
當(dāng)lcd_conf[1]為1的時(shí)候啟動(dòng)了MCU模式, MCU模式只有2種操作, 往LCD里面寫(xiě)數(shù)據(jù)或者從LCD里面讀數(shù)據(jù). 首先在IDLE狀態(tài)判斷是進(jìn)行寫(xiě)操作還是讀操作. 如果是進(jìn)行寫(xiě)操作, 就轉(zhuǎn)到寫(xiě)狀態(tài)去, 把數(shù)據(jù)寫(xiě)到LCD里面去, 輸出的寫(xiě)信號(hào)置為低狀態(tài), 當(dāng)計(jì)數(shù)器等于低狀態(tài)設(shè)置周期數(shù)的時(shí)候，把寫(xiě)信號(hào)置為高狀態(tài)。當(dāng)計(jì)數(shù)器等于高狀態(tài)設(shè)置周期數(shù)的時(shí)候, 表示一個(gè)寫(xiě)操作已經(jīng)完成. 讀操作也是同樣的道理。

4. 結(jié)束語(yǔ)
經(jīng)過(guò)測(cè)試和驗(yàn)證等，LCD輸出的引腳HSYCN，VSYNC，DATA，CS等一些基本信號(hào)測(cè)試的結(jié)果跟設(shè)計(jì)的功能完全吻合，表明代碼的設(shè)計(jì)已經(jīng)完成，接下來(lái)要做的工作就是跑綜合進(jìn)行時(shí)序分析，最后就是后端布局布線(xiàn)等。