當NAND Flash工作于同步接口模式時，接口I／O數(shù)據(jù)為DDR形式，讀寫操作時序見圖5，可以發(fā)現(xiàn)它非常類似于DDR SDRAM的時序，其中DQ[7：0]為數(shù)據(jù)，DQS為數(shù)據(jù)選通信號，其基本思想就是將兩組持續(xù)時間為一個時鐘周期的數(shù)據(jù)合并，使得在傳輸過程中一個時鐘周期的上升沿和下降沿都能傳輸數(shù)據(jù)，從而獲得傳輸速度的倍增。

DQ和DQS均為雙向驅(qū)動信號，當進行寫操作時，由控制器進行驅(qū)動，當進行讀操作時，由Flash芯片內(nèi)部進行驅(qū)動，本文雙向信號采用圖6方法實現(xiàn)，該結(jié)構(gòu)需要置于整個設(shè)計的頂層，從而利于綜合的進行。

DQ與DQS信號間的相位關(guān)系對DDR接口非常重要。當對NAND Flash進行寫操作時，控制器必須產(chǎn)生一個與DQ數(shù)據(jù)信號中心對齊的DQS信號，所用發(fā)送端口電路如圖7所示，CLKS為同步接口模式下系統(tǒng)的整體時鐘。通過多路選擇器實現(xiàn)16bit數(shù)據(jù)DATA_O轉(zhuǎn)兩組8bit數(shù)據(jù)DQ_O輸出。CL-KS為高時對應DATA_O的高8bit數(shù)據(jù)，CLKS為低時對應DATA_O的低8bit數(shù)據(jù)，最后將CLKS進行移相作為DQS_O選通信號輸出。

當從Flash存儲器件讀取的時候，F(xiàn)lash輸出的DOS信號是與DQ信號邊沿對齊的，需要對接收到的DQS信號進行相移使之與DQ信號中心對齊，以采到準確的數(shù)據(jù)。圖8是DQS移相后與DQ中心對齊的實際仿真波形圖。所用讀接口結(jié)構(gòu)如圖9所示，首先將DQS_I選通信號進行移相，然后通過兩組分別為上升沿觸發(fā)和下降沿觸發(fā)的寄存器采樣與DQS_I上升沿和下降沿對齊的兩組8bit數(shù)據(jù)DQ_I，并通過一組同樣是上升沿觸發(fā)的寄存器將這兩組8bit數(shù)據(jù)合并成16bit數(shù)據(jù)。

實現(xiàn)讀寫操作的電路中都使用了DELAY單元，以達到移相的目的，DELAY單元可以由兩種方法實現(xiàn)：DLL和延遲線。將相移定為90°，是假設(shè)DQ和DQS是理想的源同步接口，并假定DQ和DQS經(jīng)過芯片內(nèi)部延時、PCB板上延時及pin腳延時是相同的，這樣能得到最理想的數(shù)據(jù)窗口。