TMS320F206與CPU卡通信協(xié)議的優(yōu)化
加入技術交流群
1 硬件電路
TMS320F206(簡稱F206)有1個通用輸入引腳BIOS和1個通用輸出引腳XF，此外還有IO0、IO1、IO2和IO3引腳，分別對應I／O狀態(tài)寄存器的IO0～IO3。這4個引腳通過異步串行口寄存器(ASPCR)和I／O狀態(tài)寄存器(IOSR)實現軟件可控，可被單獨配置成輸入或輸出。本文中使用IO0作為CPU卡(江蘇意源公司iCos／Mil v1．0)的復位引腳，IO2作為CPU卡的I／O(輸入／輸出)引腳，電路圖如圖1所示。
2 軟件實現
異步串行通信，傳輸協(xié)議bit流為：1位寬的低電平為起始位，8位寬的數據位，1位校驗位，以及1位高電平的停止位。軟件實現時，通過配置異步串行口寄存器(AS-PCR)和I／O狀態(tài)寄存器(IOSR)，并使用定時器功能，完成F206與CPU卡之間數據的發(fā)送與接收。
2．1 數據發(fā)送
F206發(fā)送數據時，將IO2配置成輸出狀態(tài)，然后啟動定時器，按照設置的波特率，分別將發(fā)送的數據按字節(jié)(8位)加上起始位、校驗位和停止位發(fā)送給CPU卡的IO2口。
評論