基于NlOSII處理器的IEEE-1394 b雙向數(shù)據(jù)傳輸系統(tǒng)
加入技術(shù)交流群
3 軟件工作流程
在NIOSII IDE集成環(huán)境下，根據(jù)1394 OHCI協(xié)議，使NIOSII處理器實現(xiàn)對總線的初始化，以及管理，并通過DMA方式實現(xiàn)等時和異步數(shù)據(jù)傳輸。其中等時數(shù)據(jù)傳輸僅考慮將外部視頻數(shù)據(jù)打包發(fā)送到主機(jī)，而異步數(shù)據(jù)傳輸分為主機(jī)發(fā)起的異步傳輸和1394設(shè)備發(fā)起的異步傳輸。
3．1 系統(tǒng)的自舉
主要為系統(tǒng)初始化、檢測電纜以及根節(jié)點的確定。系統(tǒng)初始化主要是配置鏈路層芯片寄存器，使其工作在需要的狀態(tài)下。分為對PCI寄存器的初始化和對OHCI寄存器的初始化。對PCI寄存器的初始化包括對TSB82AA2設(shè)備ID和PCI廠商ID的驗證，OHCI基地址寄存器的設(shè)置以及對指令狀態(tài)寄存器的配置。而對OHCI寄存器的初始化則包括對各個中斷寄存器和DMA上下文的設(shè)置，以及控制寄存器的配置。檢測電纜是否插入是通過讀取物理層芯片某寄存器的相應(yīng)位來判斷的。電纜插入后，通過檢查和配置Node ID寄存器，強制設(shè)置本節(jié)點為子節(jié)點，主機(jī)為根節(jié)
點，直到成功為止。
3．2 數(shù)據(jù)的傳輸
在1394 OHCI中，不管是等時傳輸，還是異步傳輸，都是通過DMA方式實現(xiàn)的，而且每個DMA都有一個FIFO，用于暫時存放數(shù)據(jù)。其中各FIFO的存儲容量為：異步發(fā)送(AT)FIFO為5 kB，異步接收(AR)F7FO為2 kB，等時發(fā)送(IT)fIFO為2 kB，等時接收(IR)FIFO為2 kB。無論是物理層接收到的還是要發(fā)送出去的數(shù)據(jù)包，都被暫時存放在相應(yīng)的FIFO中，由1394套片的內(nèi)部邏輯控制將其傳送到1394總線上。
(1)主機(jī)發(fā)起的異步傳輸。
主機(jī)發(fā)起的異步傳輸即由主機(jī)發(fā)出異步傳輸請求，1394設(shè)備進(jìn)行響應(yīng)，因此在這一部分，主要是異步請求包的接收以及異步響應(yīng)包的發(fā)送。其工作流程如圖2所示。1394設(shè)備接收到主機(jī)發(fā)來的異步請求包后，就會產(chǎn)生異步接收請求中斷，這可由鏈路層芯片中斷寄存器的RQPkt位表征。當(dāng)一個數(shù)據(jù)包傳送完畢后，數(shù)據(jù)包的最后一個指令描述符的xferStatus字段將被重置，這時數(shù)據(jù)包已被成功傳送到AT響應(yīng)FIFO中。本文引用地址：http://www.antipu.com.cn/article/156565.htm
評論