3 融合型ONU的硬件結(jié)構(gòu)設(shè)計

　　融合型ONU的硬件結(jié)構(gòu)圖如圖2所示。

　　主控芯片S3C2440是三星公司近年來開發(fā)的一款基于ARM920T內(nèi)核的16/32位RISC嵌入式微處理器，其高性能、低功耗、小體積、接口豐富的特點(diǎn)能滿足嵌入式系統(tǒng)的要求。其核心RISC處理器實現(xiàn)了MMU、AMBABUS、Haryard高速緩沖。CPU內(nèi)部集成了數(shù)據(jù)分開的16 KB Cache、SDRAM控制器、LCD控制器、4通道DMA、3通道UART、I2C總線、I2S總線、SD接口、觸摸屏接口、8通道10位A/D控制器等，非常方便系統(tǒng)開發(fā)，因此十分廣泛地應(yīng)用于PDA、便攜媒體播放器、衛(wèi)星導(dǎo)航儀以及嵌入式控制器等設(shè)備。

　　光收發(fā)模塊作為上下行網(wǎng)絡(luò)側(cè)接口，其作用是進(jìn)行光電/電光轉(zhuǎn)換并實現(xiàn)融合型ONU上行數(shù)據(jù)的發(fā)送和下行數(shù)據(jù)的接收。SerDes作用是進(jìn)行串并/并串轉(zhuǎn)換。交換處理模塊負(fù)責(zé)處理數(shù)據(jù)包的交換轉(zhuǎn)發(fā)。Wi—Fi控制芯片用來控制RF射頻模塊。Flash用來存放Bootloader引導(dǎo)程序和應(yīng)用程序。SDRAM作為內(nèi)存。UART作為調(diào)試接口對融合型ONU進(jìn)行調(diào)試。電源電路提供融合型ONU系統(tǒng)內(nèi)部所需要的電源。FPGA(現(xiàn)場可編程門陣列)獨(dú)立完成信息加密的大量運(yùn)算，相比軟件可以提高速度、節(jié)省時間。

　　 4 融合型ONU的工作流程

　　4.1 光收發(fā)模塊的工作流程

　　光收發(fā)模塊的核心部分采用的是Delta公司的一款EPON ONU收發(fā)器——OPEP-33-A4K1RH，該收發(fā)器主要包括1 310 nm的激光器、InGaAs PIN二極管、前置放大器等，可以接收1 490 nm的連續(xù)數(shù)據(jù)和傳送1 310 nm的突發(fā)數(shù)據(jù)，它所需的工作電壓是+3.3 V。

　　光收發(fā)模塊的功能連接圖如圖3所示。其中3.SD是光收發(fā)模塊的第3個引腳，它的功能可以描述為有光輸入時為邏輯高，否則為邏輯低;4.RD(n)是第4個引腳，反向接收數(shù)據(jù)的輸出;5.RD(p)是第5個引腳，正向接收數(shù)據(jù)的輸出;8.BiasCNT(n)是第8個引腳，控制ONU突發(fā)模式操作的負(fù)脈沖;9.TD(p)是第9個引腳，正向發(fā)送數(shù)據(jù)的輸入;10.TD(n)是第10個引腳，反向發(fā)送數(shù)據(jù)的輸入。

　　4.2 以太網(wǎng)模塊的工作流程

　　本系統(tǒng)配有4個10/100M Base-TX以太網(wǎng)業(yè)務(wù)接口，支持10 Mbps和100 Mbps自適應(yīng)的網(wǎng)絡(luò)連接速度;以太網(wǎng)模塊的工作電壓為5 V。以太網(wǎng)業(yè)務(wù)接口可以根據(jù)需要擴(kuò)展成8個、16個或者24個，充分滿足不同業(yè)務(wù)量的需要。

　　以太網(wǎng)模塊的功能連接圖如圖4所示，進(jìn)出以太網(wǎng)接口的信號都需要經(jīng)過網(wǎng)絡(luò)濾波器，網(wǎng)絡(luò)濾波器實質(zhì)上是一個選頻電路，它的功能就是允許某一部分頻率的信號順利的通過，而另外一部分頻率的信號則受到較大的抑制。與網(wǎng)絡(luò)濾波器相連的是交換處理模塊中的Port’s MAC(M-edia Access Controllers)，用來解決在共用信道中產(chǎn)生競爭時分配信道的使用權(quán)問題。

上一頁 1 2 3 下一頁