匹配、射頻去耦和偏置功能總共需要12個片外元件，因為這些功能無法集成在芯片上(表1)。

　　表1：LNA評估電路的物料清單。

　　C3、C6和L1提供柵極偏置的射頻去耦。C1-L3 L網(wǎng)絡將器件S11轉換為Z0，如圖2所示。輸入的中頻帶有意偏移完美的匹配狀態(tài)，以便能夠環(huán)繞Smith圖中心以獲得更寬帶寬。高通拓撲結構可以復現(xiàn)低頻(LF)工作。

　　圖2：仿真得到的輸入匹配軌跡。

　　器件ZOUT在f0時已經(jīng)接近50Ω，因此不需要進一步匹配。C2和L2則分別用作隔直器和扼流圈。它們還隱含有高通特性，可進一步增強LF穩(wěn)定性。在第一次設計迭代過程中，L2用的是一個0402繞線電感，這將在最低頻點(11GHz)形成0.94的Rollett穩(wěn)定系數(shù)(k)。當L2在后來的原型中用多層0402電感代替時，這個最低系數(shù)k在10GHz可輕松的提高到1.2(見圖3)。我們認為這個多層電感在10GHz點具有更低的Q(品質因數(shù))是穩(wěn)定性提高的根本原因。圖3中的仿真結果支持這一推測，即通過選擇更低Q值的L2可以提高穩(wěn)定系數(shù)k。

　　圖3：仿真得到的k與頻率的關系：L2降低Q值的函數(shù)。10GHz時，將QUL從25降低至5可以提高穩(wěn)定系數(shù)k。

　　為L1-L3選擇的芯片電感應具有比f0更高的自諧振頻率(SRF)。如此謹慎的做法可以確保3.5GHz處電感的運轉狀態(tài)具有可預測性。

　　由于輸出和輸入引腳的偏置電壓來自同一電源(Vdd)，因此，一部分輸出信號可能通過傳導的方式沿著公共的直流通路返回到輸入端。輸出和輸入信號的相量疊加可能形成增益紋波，甚至低于f0的振蕩。為了避免電源上發(fā)生意外的輸出至輸入反饋，需要使用去耦電容C3-C6將交流信號旁路到地。小電容和大電容的組合使用可以在更寬的頻譜上實現(xiàn)有害信號的抑制。

　　盡管輸入匹配電路具有高通響應特性，但其有限的帶外抑制允許一定程度的低頻信號滲入。由于FET柵極在低頻時接近開路，所以信號將被反射回源極。由于入射和反射的輸入信號在頻率范圍內存在相位變化，因此它們的矢量疊加將在輸入反射系數(shù)(ΓIN)上產生紋波，如圖4所示。在紋波尖峰超過單位1的頻率點，放大器可能會變得不穩(wěn)定。由此可以知道，穩(wěn)定性判據(jù)k在受影響的頻率處也將小于1。由R2和C6組成的解決方案給反射信號提供了電阻端接，因此可以降低f0以下的紋波。

　　圖4：在增加R2-C6低頻端接網(wǎng)絡之前和之后測得的輸入反射系數(shù)。

　　為了在時域雙工(TDD)模式下切換LNA，RBIAS的Vdd端可以被重新連接到0/5V控制邏輯。切換時間受RBIAS和C6的大時間常數(shù)(τ=RBIAS·C6)限制。為了實現(xiàn)更快的導通，C6可以減小到與C3相同的值。在此評估板上，C6值為10pF時，測得的導通時間約為0.6μs。

　　面積為21.5x18mm2的PCB在10mil的Rogers RO4350材料上使用了帶共面地的微帶線。這種價格適中的基板具有適度的射頻性能，并且與FR4制造工藝兼容。由于RO4350 PCB本身較薄而太柔軟，因此需要在其地平面?zhèn)日迟N一塊1.2mm厚的FR4附加層進行加固，使PCB疊層足夠厚(1.45mm)，以適合使用標準邊緣安裝(edge-launch)射頻連接器的滑合座。

　　MMIC底部的中央板和引腳4必須使用盡可能短的路線連接到射頻地，以盡量減小有害的寄生效應。如果在MMIC和PCB地平面之間存在明顯的寄生電感，可能出現(xiàn)包括增益下降和頻率大于10GHz的振蕩等問題。在MMIC下方直接放置4個過孔就可以實現(xiàn)到底部地平面的連接。根據(jù)良好的射頻使用習慣，所有未用的MMIC引腳也都連接到地。