3.2 A/D采集與控制

考慮到胎兒心電信號數(shù)據(jù)采集量很大，實時性要求高，同時為了保證數(shù)據(jù)流動的連續(xù)性，系統(tǒng)專門設置C8051F020片上系統(tǒng)為核心的數(shù)據(jù)采集模塊，通過一雙端口RAM，將采集來的數(shù)據(jù)傳送到嵌入式主控處理器，該主控處理器對整個系統(tǒng)協(xié)調(diào)管理和控制，主要完成系統(tǒng)的設置、指揮指令的下達、系統(tǒng)工作狀態(tài)的監(jiān)測，數(shù)據(jù)保存等。采用C8051F020特點如下：運算速度快；片內(nèi)集成了多通道12位和8位A/D轉(zhuǎn)換器，采樣速率100 ksps；具有64 K B的Flash存儲器,4KB內(nèi)部數(shù)據(jù)RAM以及外部64 KB數(shù)據(jù)存儲器接口等。雙端口RAM采用的是IDT公司的先進先出（FIFO）存貯器芯片IDT7134芯片，緩存容量為8KB，接口方便，結構如圖4所示。

3.3 嵌入式微控制器ARM單元

整個目標平臺以S3C44B0X處理器為核心，由于數(shù)據(jù)量大，本系統(tǒng)擴展了容量為2MByte Flash器件SST39VF160，用來下載啟動系統(tǒng)及對系統(tǒng)進行初始化的程序BIOS，嵌入式操作系統(tǒng)µ;C/OS-Ⅱ，圖形界面系統(tǒng)µ;C/GUI及應用程序，F(xiàn)lash ROM映射在S3C44B0X的Bank 0上；系統(tǒng)上電時處理器從Flash ROM的0x0000000地址處取指令開始運行[1] ；64MByte SDRAM芯片HY57V641620HG，系統(tǒng)啟動后BIOS把應用程序搬移到SDRAM中運行，SDRAM還開辟出一部分充當LCD顯示緩沖區(qū)(顯存)，其余部分用來存儲臨時數(shù)據(jù)、堆棧等，SDRAM映射在S3C44B0X的Bank 6上，也就是OxC000000地址處；320×240彩色LCD顯示屏，提供良好的人機交互界面，由S3C44B0X自帶的LCD控制器驅(qū)動；4×4鍵盤，對整個終端進行操作和控制。

4 系統(tǒng)軟件設計

軟件設計主要包括：µ;C/OS-Ⅱ在S3C44B0X上的移植，胎兒心電數(shù)數(shù)據(jù)采集和存儲，LCD顯示以及鍵盤程序。本系統(tǒng)采用可重入代碼編譯器EmbestIDE Pro for ARM。