中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于Hyperlynx的DDR2嵌入式系統(tǒng)設(shè)計與仿真

        基于Hyperlynx的DDR2嵌入式系統(tǒng)設(shè)計與仿真

        作者: 時間:2010-11-05 來源:網(wǎng)絡(luò) 收藏

          圖4為修改Layout布線和端接電阻以及阻抗值等后的眼圖,從圖4可以明顯直觀地看到,修改之后信號狀況大大改觀,而且可以直接讀出眼寬、高電平值、低電平值、采樣眼寬等信號眼圖的重要數(shù)據(jù),以便于確定硬件和PCB。

        本文引用地址:http://www.antipu.com.cn/article/151378.htm

        201092595656564.jpg


          同理,可以對重要的差分信號和時鐘信號進行。而中新增加的ODT(On Die Termintation)功能在中可以得到體現(xiàn)。通過不設(shè)置以及設(shè)置ODT的值,可以直觀地在眼圖以及客觀地在仿真結(jié)果數(shù)據(jù)一欄中得出合成差分信號的質(zhì)量。圖5為差分信號的仿真結(jié)果眼圖。

        201092595656163.jpg


          通過眼圖和數(shù)據(jù),可以確定最優(yōu)差分阻抗和ODT值的設(shè)置。

          高速信號的PCB優(yōu)化,可以在PCB的設(shè)計階段,運用Hyperlyxn仿真工具和IBIS驅(qū)動模型,對高速信號設(shè)計中的關(guān)鍵信號進行完整性仿真和時序分析、EMI仿真、分析和優(yōu)化,可以發(fā)現(xiàn)PCB制好后調(diào)試中可能出現(xiàn)的問題,從而可以節(jié)約成本、縮短產(chǎn)品的設(shè)計時間。

        linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)

        上一頁 1 2 3 下一頁

        評論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉