中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 芯片大廠之路:3D芯片堆疊技術之道與魔

        芯片大廠之路:3D芯片堆疊技術之道與魔

        作者: 時間:2011-06-13 來源:驅動之家 收藏

          同時他還相信IBM公司會很快將這種技術投入到服務器產(chǎn)品的制造中去。當然,在服務器應用時,由于的熱功量較大,因此實現(xiàn)起來難度較大,不過他認為IBM方面已經(jīng)掌握了解決這個問題的有關技術,并很快會采取實際行動。另外,他還認為Intel也已經(jīng)掌握了有關的技術,“他們已經(jīng)可以隨時造出可用的產(chǎn)品”,只不過還沒有找到最能發(fā)揮技術的產(chǎn)品應用而已。他認為Intel很有可能采取將內存芯片與處理器堆疊在一起的組合來推出自己的3D芯片產(chǎn)品。

        本文引用地址:http://www.antipu.com.cn/article/120369.htm

          Mentor:芯片測試技術有待改進

          Mentor公司的JunuszRajski則將關注的焦點設定在了芯片的測試技術上。3D芯片的集成電路數(shù)量要比傳統(tǒng)的2D芯片多出不少,但是兩者在輸入/輸出接口方面的數(shù)量則基本持平。這樣一來測試芯片時便很難探查3D芯片內部的詳細狀況,需要對傳統(tǒng)的芯片測試技術進行改良。假設我們將3塊芯片堆疊在一起,那么如果每塊芯片在測試時的失察率是10%,最后三塊芯片封裝之后的失察率總和便會達到30%以上,何況3D芯片的測試項目還要比常規(guī)2D芯片多出不少。舉例而言,在芯片被堆疊在一起之前,如何對TSV結構進行必要的測試便是一個暫時無解的難題。


        上一頁 1 2 下一頁

        關鍵詞: 高通 3D芯片

        評論


        相關推薦

        技術專區(qū)

        關閉