|
2011年5月, Silicon Laboratories推出業(yè)界首顆最佳性能、最高集成度的時鐘IC，以應(yīng)對具備復(fù)雜時鐘要求的高速光傳輸網(wǎng)絡(luò)（OTN）應(yīng)用。利用Silicon Labs專利的DSPLL?技術(shù)，新推出的Si5374和Si5375是業(yè)界第一款集成了四個獨(dú)立高性能鎖相回路（PLL）的單芯片時鐘IC，它所提供的PLL集成是其它競爭解決方案的兩倍，抖動則低了40%。
OTN是下一代協(xié)議（ITU G.8251和G.709），以更具效率的方式在光網(wǎng)絡(luò)上提供多樣化的服務(wù)，成為邊緣路由器、波分復(fù)用（WDM）傳輸裝置、電信級以太網(wǎng)和多重服務(wù)平臺的理想解決方案。OTN應(yīng)用面臨了復(fù)雜的時鐘挑戰(zhàn)，因?yàn)樗枰鄠€非整數(shù)相關(guān)（non-integer-related）頻率的低抖動時鐘。Silicon Labs Si537x元器件有四重DSPLL，可產(chǎn)生多達(dá)八個低抖動輸出時鐘，簡化任何協(xié)議、任意端口的10G、40G和100G OTN線卡設(shè)計。
DSPLL時鐘倍頻器可分別配置，并可從2 kHz － 710 MHz的輸入產(chǎn)生從2 kHz － 808 MHz的任意頻率。這種優(yōu)異的頻率彈性可降低多協(xié)議OTN線路卡的成本與復(fù)雜度，因?yàn)樗讯嘀囟秳酉龝r鐘IC的需求降到最低。Si537x元器件具備業(yè)界領(lǐng)先的0.4ps抖動性能，其彈性DSPLL架構(gòu)可簡化高速PHY參考時鐘。因此，OTU3和OTU4的應(yīng)用便無需使用分立式基于VCXO的PLL。
Si537x元器件不需要分隔上行低帶寬PLL，即可精準(zhǔn)地鎖定間隔的時鐘輸入，而這也是OTN線路卡對時鐘的重要要求。其它的電信級功能還包括可與SONET兼容的抖動峰值（最大為0.1 dB），創(chuàng)新的無中斷切換能力則能將參考切換時的輸出時鐘相位瞬變降到最低，其所產(chǎn)生的相位瞬變較其它競爭解決方案小25倍。每個DSPLL引擎都具備完全集成的回路濾波器，可支持低至4 Hz的使用者編程帶寬，得以一并達(dá)成漂移過濾和抖動衰減，并可針對每個波段來配置。
|
